имитатор частоты вращения вала

Формула изобретения

ИМИТАТОР ЧАСТОТЫ ВРАЩЕНИЯ ВАЛА, содержащий два программируемых делителя частоты и блок управления, отличающийся тем, что в него введены триггер управления, триггер разрешения, два цифроаналоговых преобразователя, два элемента И, элемент ИЛИ, два перестраиваемых генератора опорной частоты, а блок управления содержит процессор, оперативное запоминающее устройство и интерфейс, соединенные через шину данных и шину управления, при этом информационные входы программируемых делителей частоты и цифроаналоговых преобразователей (ЦАП) подключены к шине данных интерфейса, выходы управления которого соединены с входами триггера разрешения, S-вход и R-вход триггера управления соединены соответственно с выходами первого и второго программируемых делителей частоты и входами элемента ИЛИ, выход которого подключен к выходу имитатора частоты вращения вала, а выходы первого и второго ЦАП через соответствующие перестраиваемые генераторы опорной частоты соединены с входами соответственно первого и второго перестраиваемых делителей частоты, имеющих входы разрешения, соединенные соответственно с выходами первого и второго элементов И.

Описание изобретения к патенту

Устройство относится к измерительной технике и может найти применение в научно-исследовательских и заводских лабораториях при проверке и тестировании измерительных устройств.

Известен имитатор частоты вращения вала двигателя, содержащий формирователь импульсов, генератор опорной частоты, источник питания, смеситель и управляемый генератор изменяемой частоты, подключенный к схеме управления, генератор опорной частоты и управляемый генератор изменяемой частоты подключены к входам смесителя, выход которого соединен с входом формирователя импульсов, а схема управления выполнена в виде двух последовательно соединенных переменных резисторов, включателя и цепи, состоящей из параллельно соединенных переменного резистора и конденсатора, причем переменные резисторы подключены к источнику питания, а цепь через включатель подключена к подвижным контактам переменных резисторов [1]

Данный имитатор не обладает достаточно высоким быстродействием и точностью задания частоты, а также не позволяет задавать закон изменения частоты произвольно.

Наиболее близким к предлагаемому является имитатор частоты вращения вала двигателя, содержащий генератор импульсов, схему управления, первый фоpмирователь, генератор кодов, первую схему сравнения, вторую схему сравнения, первый шифратор, второй шифратор, третий шифратор, первый программируемый делитель, второй программируемый делитель и второй формирователь. Схема управления содержит первый триггер, схему запуска, схему ИЛИ, второй триггер и схему И [2]

Имитатор имеет два выхода, на одном из которых вырабатывается последовательность импульсов имитирующая сигналы от датчика угла поворота, на другом сигналы от датчика, фиксирующего момент прохождения поршнем верхней мертвой точки в одном из цилиндров двигателя.

Схема работает следующим образом. Генератор кодов вырабатывает кодовые комбинации. Шифраторы задают верхний и нижний номер кодовой комбинации.

В момент запуска генератор кодов начинает последовательно вырабатывать кодовые комбинации в порядке возрастания номеров. В момент совпадения кода номера кодовой комбинации верхнего предела с кодом номера кодовой комбинации, на выходе второй схемы сравнения вырабатывается единичный импульс, поступающий на вход схемы управления, в результате чего прекращается изменение кодовых комбинаций в программируемом делителе, что соответствует "стационарному режиму".

При последующем срабатывании схемы запуска происходит считывание кодовых комбинаций в обратном порядке, до момента совпадения номера кодовой комбинации с кодом шифратора нижнего предела, после чего опять устанавливается "стационарный режим 2".

Однако это устройство обладает рядом существенных недостатков. Алгоритм работы устройства позволяет получить только симметричную характеристику изменения частоты. В тому же при воспроизведении длительности импульса возникает абсолютная погрешность, обусловленная ошибкой округления или усечения кодовых комбинаций

Т Т" Т, (1), где Т" длительность, задаваемая схемой;

Т действительное значение длительности.

Длительность имплульса

T (2) где N код делителя частоты;

f_o частота генератора опорной частоты.

Ясно, что максимальное значение

T (3) т.е. погрешность при округлении результата вычисления с целью получения кодовой комбинации.

Из (2) видно, что при увеличении частоты на выходе управляемого делителя количество импульсов уменьшается, а следовательно, погрешность растет.

Например, при частоте опорного генератора f_o 2,5 МГц, длительности импульса 15,5 с, что при датчике ВE-51 с Z 500 соответствует угловой скорости

8103,23 (4) реально имитируемая угловая скорость

8377,58 (5) абсолютная погрешность

= -= 274,35 (6) т.е. относительная погрешность

100 3,4 (7)

При имитации сигналов с датчика более высокой разрешающей способностью погрешность уменьшается.

Задача изобретения создать имитатор частоты вращения вала, в котором за счет введения новых элементов, а именно процессора, ОЗУ, интерфейса, двух управляемых делителей, перестраиваемых кварцевых генераторов опорной частоты, ЦАП, достигается улучшение метрологических характеристик и расширение функциональных возможностей устройства.

Таким образом, предлагаемый имитатор отличается от известных следующими признаками:

для управления имитатором используется процессор;

введен второй программируемый делитель частоты и триггер управления;

введены перестраиваемые генераторы и ЦАП для управления перестройкой.

Эти признаки существенны, в литературе не описаны, в имитаторах частоты вращения вала двигателя не реализованы и направлены на решение указанной выше задачи.

На фиг. 1 приведена функциональная схема устройства; на фиг.2 алгоритм, объясняющий работу устройства.

Имитатор вращения вала двигателя содержит процессор 1, шина данных которого соединена с информационными входами программируемых делителей 2 и 3, счетные входы которых соединены с выходами перестраиваемых кварцевых генераторов 4 и 5, управляемых напряжением, ЦАП 6 и 7, информационные входы которых подключены к шине данных процессора 1, выходы к входам генераторов 4 и 5.

Выходы управляемых делителей частоты подключены к входам элемента ИЛИ 8, а также выход управляемого делителя 2 соединен с S-входом триггера 10 управления, а выход управляемого делителя 3 подключен к R-входу триггера 10, а также входы обоих программируемых делителей соединены с линиями запроса прерывания интерфейса 9.

Триггер 11 разрешения входами соединен с шиной управления интерфейса 9, а выходом с входами элементов И 12 и 13. Второй вход первого элемента И 12 соединен с выходом триггера 10 управления, а выход с входом разрешения счета программируемого делителя 2. Второй вход второго элемента И 13 соединен с выходом триггера 10, а выход с входом разрешения счета программируемого делителя 3.

Устройство работает следующим образом.

При включении питания триггер 11 разрешения сбрасывается в "0" и запрещает прохождение сигнала от триггера 10 управления на входы разрешения программируемых делителей 2 и 3.

В процессор с клавиатуры вводятся начальные данные, характеризующие закон изменения частоты вращения вала двигателя, после чего программа вычисляет коды длительностей для программируемых делителей и коды манипуляции частотой для ЦАП, таким образом, что в случае дробного результата длительности импульса он округляется, а кодовая комбинация для ЦАП вычисляется с целью коррекции частоты перестраиваемого генератора в пределах 10% при соблюдении условия

f= f_o, (8) где N₁ вычисленная кодовая комбинация;

N₂ округленная кодовая комбинация;

f_o начальная частота опорного генератора;

f_o" рабочая частота опорного генератора для кодовой комбинации.

Результаты вычислений попарно размещаются в последовательных ячейках ОЗУ 14, затем производится загрузка делителей 2 и 3, ЦАП 6 и 7 первой и второй парами кодовых комбинаций и устанавливается триггер 11 разрешения. Триггер 10 управления установлен в "0", разрешает работу делителя 2. Управляемый генератор настроен на частоту f_o" согласно (8).

Программируемый делитель 2 отсчитывает заданное количество импульсов f_o" и вырабатывает на выходе импульс, который производит следующие действия: через схему ИЛИ 8 поступает на выход генератора, устанавливает триггер 10 управления в "1", поступает на вход запроса прерывания интерфейса.

Интерфейс фиксирует импульс запроса прерывания и формирует запрос прерывания для процессора согласно дисциплине шины управления процессора. Процессор при получении запроса прерывания прерывает выполнение программы и передает управление по вектору, где хранится подпрограмма обработки прерывания. Подпрограмма обработки прерывания обращается в ОЗУ и читает, начиная с текущего адреса, две следующих ячейки и передает их содержимое через интерфейс в ПД и ЦАП, после чего управление передается в основную программу.

Программируемый делитель отсчитывает заданное количество импульсов fo" и вырабатывает на выходе импульс, который через схему ИЛИ 8 поступает на вход запроса прерывания интерфейса 9. Триггер 10 управления разрешает счет одному программируемому делителю и запрещает другому.

"Стационарный режим" реализуется программно путем повторного чтения одной кодовой комбинации, режимы "выбега" либо "торможения" могут быть реализованы либо чтением кодовых комбинаций "разгона" с декрементом адреса, либо (в случае несимметричной характеристики) чтением заранее рассчитанного массива в ОЗУ.

Минимальное количество импульсов, задаваемое для делителя, исключающее погрешности при усечении или округлении

f_o+f_o0,1 f_o откуда N 5.

Таким образом, минимальное количество импульсов, при котором исключается погрешность округления (усечения) 5 импульсов, что при номинальной частоте опорного генератора 2,5 МГц соответствует длительности импульса из (2):

T 2 10⁷ (с), что значительно меньше, чем в известном устройстве, и позволяет при имитации применять более низкие частоты опорных генераторов, что упрощает их конструкцию.

В предлагаемом устройстве целесообразно использовать микроЭВМ ДВК-2 с интерфейсом пользователя И 2, имеющую достаточный объем оперативной памяти, перестраиваемые кварцевые генераторы описаны в литературе (Горшков В.Н. Элементы радиоэлектронных устройств. М. Радио и связь, 1988, с.10).

Все остальные блоки реализованы с помощью интегральных микросхем серий 555, 1801, 1802.