ячейка однородной среды

Классы МПК:G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных
Автор(ы):, ,
Патентообладатель(и):Дагестанский политехнический институт
Приоритеты:
подача заявки:
1993-11-02
публикация патента:

Ячейка однородной среды относится к вычислительной технике и технике передачи дискретной информации. Ее использование позволяет строить однородные полиноминальные среды для преобразований над полиномами в алгебраических кольцах многочленов, универсальные кодирующие и декодирующие устройства циклических кодов с переменной структурой и высокой структурной надежностью. Целью изобретения является расширение функциональных возможностей за счет создания на базе ячейки полиноминальных сред для преобразования информации в полях Галуа GF (2m) и в кольцах многочленов. Ячейка содержит триггер, сумматор по модулю два, два элемента 2И-ИЛИ, пять элементов И элемент НЕ и три элемента ИЛИ. 2 ил.
Рисунок 1, Рисунок 2

Формула изобретения

ЯЧЕЙКА ОДНОРОДНОЙ СРЕДЫ, содержащая три элемента ИЛИ и пять элементов И, отличающаяся тем, что в ячейку введены элемент НЕ, два элемента 2И ИЛИ, сумматор по модулю два и триггер, причем первый и второй настроечные входы ячейки соединены соответственно с вторым и третьим входами первого элемента 2И ИЛИ, первый вход которого соединен с выходом первого элемента ИЛИ, являющимся первым информационным выходом ячейки, четвертый вход первого элемента 2И ИЛИ соединен с первым информационным входом ячейки, а выход с первым входом первого элемента И, второй вход которого соединен с третьим настроечным входом ячейки, а выход с первым входом сумматора по модулю два, второй вход которого соединен с выходом второго элемента И, а выход с первым входом пятого элемента И и информационным входом триггера, тактовый вход которого соединен с выходом четвертого элемента И, а выход с первыми входами второго элемента ИЛИ и второго элемента 2И ИЛИ, второй и четвертый входы которого объединены между собой и соединены с шестым настроечным входом ячейки, третий вход второго элемента 2И ИЛИ соединен с выходом пятого элемента И, а выход с первыми входами первого и третьего элементов ИЛИ, второй вход первого элемента ИЛИ соединен с четвертым информационным входом ячейки, второй вход третьего элемента ИЛИ соединен с третьим информационным входом ячейки, четвертый настроечный вход которого соединен с входом элемента НЕ, выход которого соединен с первыми входами второго и третьего элементов И, вторые входы которых соединены с вторым информационным входом ячейки, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с вторым информационным выходом ячейки, пятый настроечный вход которой соединен с первым входом четвертого элемента И, второй вход которого соединен с тактовым входом ячейки, второй вход пятого элемента И соединен с вторым настроечным входом ячейки, третий информационный выход которой соединен с выходом третьего элемента ИЛИ.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и передачи дискретной информации.

Известна ячейка однородной структуры, предназначенная для реализации операций коммутации и арифметической обработки данных [1]

Известна также ячейка однородной структуры, содержащая логические элементы И и ИЛИ, настроечные и информационные входы и выходы.

Недостатком такой ячейки является невозможность построения однородных структур, позволяющих выполнять преобразование в алгебраических системах типа полей Галуа GF (2m) и кольцо многочленов.

Целью изобретения является создание ячейки, позволяющей строить новый класс однородных сред, названных полиномиальными, способных настраиваться на выполнение операций сложения, умножения и деления по правилам, принятым в алгебраических системах типа поле Галуа GF (2m) или кольцо многочленов, над любой парой элементов (полиномов) этих систем и широко используемых при построении кодирующих и декодирующих устройств циклических кодов, способных обнаруживать и исправлять ошибки в кодовых словах, являющихся элементами указанных полей.

Цель достигается тем, что в ячейку (фиг.1), содержащую четыре информационных входа, три информационных выхода, первый, второй и третий элементы ИЛИ, пять элементов И, три настроечных входа, введены элемент НЕ, два элемента 2-2И-2ИЛИ, двухвходовый сумматор по модулю два, триггер, три настроечных входа, вход тактирования записи и считывания информации в триггере, причем первый и второй управляющие входы соединены с вторым и третьим входами первого элемента 2-2И-2ИЛИ, первый вход которого соединен с выходом первого элемента ИЛИ, являющегося одновременно первым информационным выходом, четвертый вход соединен с первым информационным выходом, а выход соединен с первым входом первого элемента И, второй вход которого соединен с третьим управляющим входом, а выход с первым входом сумматора по модулю 2, второй вход которого соединен с выходом второго элемента И, а выход соединен с первым входом пятого элемента И и информационным входом триггера, тактовый вход которого соединен с выходом четвертого элемента И, а выход соединен с первыми входами второго элемента ИЛИ и второго элемента 2-2И-2ИЛИ, второй и четвертый входы которого соединены с шестым управляющим входом, третий вход соединен с выходом пятого элемента И, и выход соединен с первыми входами первого и третьего элементов ИЛИ, причем второй вход первого элемента ИЛИ соединен с четвертым информационным входом, а второй вход третьего элемента ИЛИ соединен с третьим информационным входом, четвертый настроечный вход соединен с входом инвертора, выход которого соединен с первым входом второго элемента И и первым входом третьего элемента И, вторые входы которых соединены с вторым информационным входом, а выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, пятый настроечный вход является первым входом четвертого элемента И, второй вход которого соединен с тактовым входом, второй вход пятого элемента И соединен с вторым настроечным входом.

Такое конструктивное выполнение ячейки позволяет строить однородные полиномальные среды, настраиваемые на выполнение различных операций (по правилам поля), над любой парой элементов (полиномов) поля GF (2m) или кольца многочленов.

На фиг.1 приведена функциональная схема ячейки; на фиг.2 схема соединения ячеек в однородной положительной среде.

Ячейка однородной полиномальной среды состоит из двух элементов 2И-ИЛИ 1 и 11, триггера 8, сумматора по модулю два 7, элемента НЕ 2, пяти элементов И 3 6 и 9, трех элементов ИЛИ 10, 12 и 13 и имеет четыре информационных входа 16, 19, 23 и 24, шесть настроечных входов 14, 15, 17, 18, 20 и 22, три информационных выхода 25, 26 и 27.

Сигналы на настроечных входах 14 и 15 обеспечивают выбор операции, в выполнении которой, в составе преобразователя "набранного" в среде, участвует данная ячейка. Логическая единица на входе 15 обеспечивает информационную связь ячейки с входом однородной среды при выполнении операции умножения, с которой соединен информационный вход 16; логическая единица на выходе 14 "замыкает" цепь обратной связь с выходом преобразователя, отмеченного выше, через вход 24 ячейки при выполнении операции деления; логическая единица на настроечном входе 27 обеспечивает участие переменной на входах 16 или 24 в суммировании по модулю два с переменной на информационном входе 19, что имеет место при единичном значении коэффициента при переменной, в соответствии которой в полиноме множителе или делителе поставлена ячейка; логическая единица на настроечном входе 18 обеспечивает прохождение информации с входа 19 на выход 26, может быть использован для "обхода" ячейки при ее неисправности; логическая единица на настроечном входе 20 обеспечивает тактирование записи и считывания информации в ячейке, определяет ячейки, участвующие в преобразовании информации, вводимой на вход среды; логическая единица на настроечном входе 27 означает, что данная ячейка выбрана в среде в качестве последней в структуре преобразователя; управляемого информационного переноса в ячейке.

На фиг. 2 приведен пример построения однородной полиномиальной среды на предлагаемых ячейках. Сpеда содержит n ячеек, соединенных последовательно, информационные входы 16 всех ячеек соединены с общим входом среды и используется при выполнении в среде операции умножения полиномов, выход 26 каждой ячейки соединен с входом 19 последующей, выход 27 предыдущей ячейки соединен с входом 23 последующей и используется для "переноса" выхода из среды на выход 27 последней n-й ячейки среды, выход 25 каждой последующей ячейки соединен с входом 24 предыдущей и служит для организации обратной связи с входом 24 предыдущей и служит для организации обратной связи с выходной ячейки среды на входы всех предыдущих, входы 21 всех ячеек среды соединены с общей линией тактовых сигналов ТИ, настроечные входы ячеек однородной полиномиальной среды соединены с выходами индивидуальных регистров управляющих слоев Р1n, информация в которых определяет выполняемые средой функции (входы 14 и 15), структуру преобразователя (выходы 17), выходную ячейку среды (вход 22), тактируемые в среде ячейки ( вход 20), участвующие в преобразователе исправные ячейки (вход 18).

Для умножения двоичных полиномов в алгебраическом кольце многочленов один из них "набирается" программно в однородной среде, а другой по тактам поразрядно вводится по входу 19 первой ячейки в среде в течение числа тактов, определяемых разрядностью вводимого полинома; результат умножения снимается с выхода 27 последней ячейки схемы умножения через входы 23 и выходы 27 промежуточных ячеек; для получения произведения среду следует подавать после ввода сомножителя, столько тактов, каково число ячеек памяти (триггеров) в схеме умножения. При этом сигнал с входа среды подается на входы 16 всех ячеек и, при наличии сигнала разрешения на управляющем входе 17 любой ячейки, он "попадает в ячейку". Сигнал разрешения на входе 1 имеет место при равенстве единице коэффициента переменной соответствующей степени полинома сомножителя, "набранного" в среде.

Операция умножения некоторого множества полиномов на полином, называемый образующим, позволяет строить несистематические циклические коды.

Операция деления полиномов выполняется путем программного "набора" полинома делителя в однородной полиномиальной среде, неразрядным вводом по входу 19 входной ячейки среды по тактовым сигналам в среду, при инициированном входе 14 всех ячеек, инициированном входе 17 ячеек, соответствующих ненулевым состоящим полинома делителя. Операция деления выполняется за число тактов, равных разрядности двоичной последовательности, соответствующей делимому. Операция деления множества входных последовательностей на данный с анализом остатка от деления может быть использована при декодировании циклических кодов с обнаружением ошибок.

Класс G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных

обнаружение квантового исключения с плавающей десятичной точкой -  патент 2526004 (20.08.2014)
способ перемножения десятичных чисел -  патент 2525477 (20.08.2014)
устройство формирования переноса в сумматоре -  патент 2525111 (10.08.2014)
функциональная структура младшего разряда сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) -  патент 2524562 (27.07.2014)
параллельный сумматор-вычитатель на нейронах со сквозным переносом -  патент 2523942 (27.07.2014)
способ формирования логико-динамического процесса преобразования условно минимизированных структур аргументов аналоговых сигналов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min в функциональной структуре сумматора ±f1( ru)min без сквозного переноса f1(± ) и технологическим циклом t 5 f(&)-и пять условных логических функций f(&)-и, реализованный с применением процедуры одновременного преобразования аргументов слагаемых посредством арифметических аксиом троичной системы счисления fru(+1,0,-1) и функциональные структуры для его реализации (вариант русской логики) -  патент 2523876 (27.07.2014)
устройство фильтрации динамических цифровых изображений в условиях ограниченного объема априорных данных -  патент 2522043 (10.07.2014)
способ и аппаратура для обеспечения поддержки альтернативных вычислений в реконфигурируемых системах-на-кристалле -  патент 2519387 (10.06.2014)
логический преобразователь -  патент 2518669 (10.06.2014)
логический преобразователь -  патент 2517720 (27.05.2014)
Наверх