цифровой анализатор спектра

Формула изобретения

Цифровой анализатор спектра (ЦАС), состоящий из блока согласования по входу, аналого-цифрового преобразователя (АЦП), умножителя, постоянного запоминающего устройства (ПЗУ) коэффициентов весовой функции, специализированного процессора быстрого преобразования Фурье (БПФ), оперативного запоминающего устройства (ОЗУ) результатов преобразования, тактового генератора, блока формирования адреса и устройства управления, причем вход блока согласования является входом ЦАС, выход соединен с аналоговым входом АЦП, выход которого соединен с первым входом умножителя, второй вход которого соединен с выходом ПЗУ коэффициентов весовой функции, а выход с входом специализированного процессора БПФ, выход которого соединен с ОЗУ результатов преобразования, выход которого является выходом ЦАС, выход тактового генератора соединен с входом синхронизации АЦП и с входом синхронизации блока формирования адреса, выход которого соединен с адресным входом ПЗУ коэффициентов весовой функции, отличающийся тем, что в него введены дополнительно сумматор, буферное оперативное запоминающее устройство (ОЗУ), блок преобразования адреса и схема коммутации, причем первый вход сумматора соединен с выходом умножителя, а выход с входом специализированного процессора БПФ и входом схемы коммутации, выход которой соединен с информационным входом буферного ОЗУ, выход которого соединен с вторым входом сумматора, а адресный вход с выходом блока преобразования адреса, вход которого соединен с блоком формирования адреса, вход сброса которого соединен с устройством управления, которое соединено также с управляющими входами специализированного процессора БПФ, ОЗУ результатов преобразования и схемы коммутации.

Описание изобретения к патенту

Предлагаемое устройство относится к цифровой радиоизмерительной технике и может быть использовано для исследования спектра радиосигналов.

Известен цифровой анализатор спектра [1] выполняющий накопление отсчетов входного сигнала и осуществляющий дискретное преобразование Фурье (ДПФ) накопленной выборки. Такой анализатор спектра позволяет для сигнала, включающего набор синусоидальных составляющих бесконечной длительности, получать достаточно высокую разрешающую способность по частоте. Недостатком анализатора является значительное подавление радиосигналов небольшой длительности.

Известен также цифровой анализатор спектра (ЦАС) [2] являющийся прототипом предлагаемого изобретения и состоящий из блока согласования по входу, вход которого является входом ЦАС, аналого-цифрового преобразователя (АЦП), умножителя, постоянного запоминающего устройства (ПЗУ) коэффициентов весовой функции, специализированного процессора быстрого преобразования Фурье (БПФ), оперативного запоминающего устройства (ОЗУ) результатов ДПФ, выход которого является выходом ЦАС, тактового генератора и устройства управления. Разрешающая способность такого ЦАС, нормированная к ширине анализируемой полосы частот, определяется величиной

РС_ЦАС F_РС/(0,5 F_Д) 2РС_ВФ/N,

где F_РС разрешающая способность ЦАС в Гц, F_Д частота дискретизации, РС_ВФ разрешающая способность применяемой весовой функции в бинах [3] N количество точек преобразования Фурье в спектральной области. При фиксированном N разрешающая способность ЦАС тем выше, чем меньше величина РС_ВФ. Минимальное значение этой величины равно 2, однако используемые на практике весовые функции, обеспечивающие большой динамический диапазон ЦАС, имеют РС_ВФ, заметно превышающую 2 бина. Таким образом, недостатком известного ЦАС является невысокая разрешающая способность.

Изобретение направлено на повышение разрешающей способности ЦАС.

Это достигается тем, что в известный цифровой анализатор спектра введены дополнительно сумматор, буферное оперативное запоминающее устройство (ОЗУ), блок преобразования адреса и схема коммутации, причем первый вход сумматора соединен с выходом умножителя, а выход с входом специализированного процессора БПФ и входом схемы коммутации, выход которой соединен с информационным входом буферного ОЗУ, выход которого соединен с вторым входом сумматора, а адресный вход соединен с выходом блока преобразования адреса, вход которого соединен с блоком формирования адреса, вход сброса которого соединен с устройством управления, которое соединено также с управляющими входами специализированного процессора БПФ, ОЗУ результатов преобразования и схемы коммутации.

На фиг.1 представлена структурная схема предлагаемого цифрового анализатора спектра; на фиг.2 временная диаграмма этапов работы устройства; на фиг. 3 схема преобразования входного сигнала в ходе накопления. Позиции на фиг.1 обозначают: 1 блок согласования по входу, 2 аналого-цифровой преобразователь (АЦП), 3 умножитель, 4 постоянное запоминающее устройство (ПЗУ) коэффициентов весовой функции, 5 сумматор, 6 буферное оперативное запоминающее устройство, 7 специализированный процессор быстрого преобразования Фурье, 8 оперативное запоминающее устройство (ОЗУ) результатов ДПФ, 9 тактовый генератор, 10 блок формирования адреса, 11 - блок преобразования адреса, 12 схема коммутации, 13 устройство управления. Позиции на фиг.3 обозначают: а используемая весовая функция, б входной сигнал, в набор фрагментов произведения входного сигнала и весовой функции, г сигнал, преобразуемый из временной в частотную область.

Цифровой анализатор спектра состоит из блока согласования по входу 1, вход которого является входом ЦАС, а выход соединен с аналоговым входом аналого-цифрового преобразователя (АЦП) 2, выход которого соединен с первым входом умножителя 3, второй вход которого соединен с выходом постоянного запоминающего устройства (ПЗУ) 4 коэффициентов весовой функции, а выход соединен с первым входом сумматора 5, второй вход которого соединен с выходом буферного ОЗУ 6, а выход соединен с входом специализированного процессора 7 быстрого преобразования Фурье (БПФ), выход которого соединен с оперативным запоминающим устройством (ОЗУ) результатов ДПФ 8, выход которого является выходом ЦАС, тактового генератора 9, выход которого соединен с входом синхронизации АЦП 2 и с входом синхронизации блока формирования адреса 10, выход которого соединен с адресным входом ПЗУ коэффициентов весовой функции 4 и с входом блока преобразования адреса 11, выход которого соединен с адресным входом буферного ОЗУ 6, вход которого соединен с выходом схемы коммутации 12, информационный вход которой соединен с выходом сумматора 5, а вход управления соединен с устройством управления 13, которое соединено также с входом сброса блока формирования адреса 10, и управляющими входами специализированного процессора БПФ 7 и ОЗУ результатов ДПФ 8. ПЗУ коэффициентов весовой функции 4 имеет объем MN ячеек, где N размерность БПФ, М число циклов накопления, выбираемое в пределах М 2 4 в соответствии с используемой весовой функцией (см. ниже).

Рассмотрим цикл работы устройства в соответствии с выделенными (см. фиг. 2) этапами обработки.

Перед началом этапа накопления временных отсчетов содержимое всех ячеек ОЗУ 6 равно нулю. По сигналу устройства управления 13 в блоке формирования адреса 2 устанавливается начальный адрес А 0, а схема коммутации 12 подключает выход сумматора 5 к информационному входу буферного ОЗУ 6. Затем за MN тактов, задаваемых тактовым генератором 9, выполняется ввод последовательности временных отсчетов. При этом в начале каждого такта блок формирования адреса 10 определяет адрес А, по которому из ПЗУ 4 выбирается текущее значение весовой функции и подается на вход умножителя 3. На другой вход умножителя с АЦП 2 подается цифровой код текущего значения входного сигнала, поступающего на вход АЦП с выхода блока согласования по входу 1, который обеспечивает соответствие диапазона изменения значений входного сигнала динамическому диапазону АЦП. Блок преобразования адреса 11 формирует модифицированный адрес А мод А mod N. (Если размерность преобразования Фурье N является целой степенью числа 2, то для формирования А мод достаточно отбрасывать старшие разряды двоичного адреса А.) Значение из ОЗУ 6 по адресу А мод в сумматоре 5 складывается с результатом на выходе умножителя 3 и результат (через схему коммутации 12) вновь заносится по адресу А мод. После ввода (M-1)N временных отсчетов по сигналам от устройства управления 13 специализированный процессор БПФ 7 переходит в режим ввода данных, а схема коммутации 12 отключает выход сумматора 5 от входа ОЗУ 6 и подает на вход ОЗУ нулевое значение. Таким образом, за последние N тактов накопленная выборка временных отсчетов передается процессору БПФ 7, а ОЗУ обнуляется и тем самым подготавливается к началу нового этапа накопления временных отсчетов.

В ходе этапа выполнения БПФ поступившие в специализированный процессор БПФ 7 данные преобразуются из временной в частотную область, а параллельно с расчетом, по сигналу устройства управления 13, запускается новый этап накопления временных отсчетов.

Рассчитанные специализированным процессором БПФ спектральные отсчеты запоминаются в ОЗУ результатов БПФ 8 и, в ходе этапа фиксации результатов анализа, могут быть записаны во внешнее запоминающее устройство или отображены с помощью какого-либо индикатора (на чертежах не показаны).

Дискретизация сигнала x(t) приводит лишь к периодическому по частоте (с периодом F_д) повторению спектра, что не влияет на разрешающую способность, поэтому для оценки изменения разрешающей способности ЦАС сравним результаты преобразования Фурье для непрерывных сигналов.

При подходе, используемом в прототипе предлагаемого устройства, в спектральную область преобразуется сигнал



где T_c -длительность используемой выборки сигнала, (t) выбранная стандартная весовая функция, rect(t) прямоугольное окно единичной длительности (-0,5<t<0,5). Обозначим спектры входящих в произведение функций соответственно G_x( ),



Тогда произведение весовой функции ₁(t) на прямоугольное окнo имеет спектр



а спектр сигнала на выходе ЦАС представляет собой свертку спектров G_x() и G₁() Поскольку при использовании ДПФ спектр рассчитывается для дискретной сетки частот _k= 2k/T_c то выходной спектр ЦАС-прототипа определяется выражением



В предлагаемом устройстве преобразование адреса в блоке 11 приводит к тому, что произведение входного случайного процесса и весовой функции формируемое за MN тактов на выходе умножителя 3, разделяется на M фрагментов (см. фиг.3) длительностью T_ф T_с. Эти фрагменты, задерживаемые на разное время задержки, накладываются друг на друга и суммируются в буферном ОЗУ 6. Таким образом, в предлагаемом устройстве реализуется "фрагментированное накопление", вследствие которого сигнал, подвергаемый преобразованию в спектральную область, имеет вид



Спектры входящих в произведение множителей определяют выражениями



Тогда спектр m-го фрагмента выходного сигнала можно представить в виде:



Выполнив суммирование, найдем спектр сигнала y₂(t), формируемого в процессе фрагментированного накопления



Полученное выражение позволяет рассчитать спектр преобразованного устройством сигнала на произвольной частоте, однако поскольку в ходе ДПФ расчет спектральных составляющих производится лишь на дискретной сетке частот _k= 2k/T_ф то выражение можно значительно упростить, а именно



С учетом T_c T_ф, запишем полученный результат в виде



где

Таким образом, при использовании фрагментированного накопления ширина главного лепестка спектра весовой функции в M раз сужается, а размерность БПФ остается постоянной, поэтому разрешающая способность применяемой весовой функции [3] улучшается до величины (в бинах)

РС_ВФ2 max[1+(РС_ВФ1 1)/M, 2]

где РС_ВФ1 разрешающая способность весовой функции прототипа, РС_ВФ2 разрешающая способность весовой функции предлагаемого устройства. Наилучшая разрешающая способность наблюдается когда величина РС_ВФ2 минимальна, поэтому число циклов накопления M следует выбирать равным ближайшему целому числу к величине РС_ВФ1 1.

Так как накопление выборки временных отсчетов выполняется параллельно с выполнением БПФ, а время T_БПФ, необходимое для выполнения БПФ, обычно во много раз превышает величину T_ф, то и при увеличении в M раз (по сравнению с прототипом) времени ввода последовательности временных отсчетов быстродействие ЦАС в целом не изменяется и определяется лишь быстродействием спецпроцессора БПФ. Выигрыш по разрешающей способности, обеспечиваемый предлагаемым устройство, определяется выражением

R РС_ЦАС1/РС_ЦАС2 РС_ВФ1/РС_ВФ2.

Величина выигрыша, рассчитанная с использованием (6), (7) для некоторых часто используемых весовых функций, представлена в таблице.

Источники информации.

1 Авторское свидетельство СССР N 1573432, кл. G 01 R 23/16, опублик. 1990.

2. А.В.Мартынов, Ю.И.Селихов. Панорамные приемники и анализаторы спектра /Под ред. Г.Д.Заварина. М. Советское радио, 1980. С.265.

3. С.Е.Вдовин и др. Разрешающая способность по частоте цифровых анализаторов спектра //Радиотехника, 1990, N 1.