адресный идентификатор

Классы МПК:G06G7/48 аналоговые вычислительные машины для специальных процессов, систем или устройств, например моделирующие устройства
G06G7/25 для расчета прерывистых функций, например мертвого хода или мертвой зоны, ограничения абсолютных или пиковых значений величин
G06G7/122 для оптимизации, например для выравнивания методом наименьших квадратов, для линейного программирования, для критического анализа траектории движения, для методов градиентов
Автор(ы):
Патентообладатель(и):Ульяновский государственный технический университет
Приоритеты:
подача заявки:
1999-02-16
публикация патента:

Изобретение относится к вычислительной технике и может быть использовано в аналоговых вычислительных машинах. Техническим результатом является расширение функциональных возможностей путем обеспечения выполнения адресной идентификации наименьшего или наибольшего из трех аналоговых сигналов. Идентификатор содержит три релятора, каждый из которых состоит из дифференциального компаратора, размыкающего и замыкающего ключей и булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил.
Рисунок 1

Формула изобретения

Адресный идентификатор, содержащий три релятора, каждый из которых выполнен в виде дифференциального компаратора, размыкающего и замыкающего ключей, причем входы размыкающего и замыкающего ключей образуют соответственно первый и второй переключательные входы релятора, а выходы являются соответственно первым и вторым выходами релятора, первый и второй компараторные входы которого образованы соответственно неинвертирующим и инвертирующим входами дифференциального компаратора, вторые компараторные входы первого и второго реляторов подключены к первому информационному входу адресного идентификатора, первые компараторные входы второго и третьего реляторов подключены к его третьему информационному входу, а первый компараторный вход первого и второй компараторный вход третьего реляторов подключены к второму информационному входу адресного идентификатора, первый, второй и третий идентифицирующие входы которого образованы соответственно первым, вторым переключательными входами первого релятора и вторым переключательным входом второго релятора, а первым, вторым и третьим выходами адресного идентификатора являются соответственно первый выход второго релятора, первый и второй выходы третьего релятора, первый и второй переключательные входы которого соединены соответственно с вторыми выходами первого и второго реляторов, а первый переключательный вход второго релятора присоединен к первому выходу первого релятора, отличающийся тем, что в каждый релятор введен булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к выходу дифференциального компаратора, второй вход является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей, входы управления всех реляторов объединены и образуют вход управления адресного идентификатора.

Описание изобретения к патенту

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны адресные идентификаторы (см. например фиг. 4 в описании изобретения к авт. св. СССР 1622888, кл. G 06 G 7/25, 1991 г.), которые содержат три релятора и выполняют адресную идентификацию наименьшего (или наибольшего) из трех аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных адресных идентификаторов, относятся ограниченные функциональные возможности, обусловленные тем, что для настройки на выполнение адресной идентификации наибольшего (или наименьшего) из трех аналоговых сигналов требуется изменение исходной схемы соединения внутренних узлов идентификатора (взаимозамещение компараторных входов реляторов).

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип адресный идентификатор (рис. 139 в книге Волгин Л.И. Синтез устройств для обработки и преобразования информации в элементном базисе реляторов. - Таллинн: Валгус, 1989. - 179 с.), который содержит три релятора и выполняет адресную идентификацию наименьшего из трех аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что для настройки на выполнение адресной идентификации наибольшего из трех аналоговых сигналов требуется изменение схемы соединения внутренних узлов идентификатора (взаимозамещение компараторных входов реляторов).

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения выполнения адресной идентификации наименьшего или наибольшего из трех аналоговых сигналов без изменения схемы идентификатора.

Указанный технический результат при осуществлении изобретения достигается тем, что в адресном идентификаторе, содержащем три релятора, каждый из которых выполнен в виде дифференциального компаратора, размыкающего и замыкающего ключей, входы размыкающего и замыкающего ключей образуют соответственно первый и второй переключательные входы релятора, а выходы являются соответственно первым и вторым выходами релятора, первый и второй компараторные входы которого образованы соответственно неинвертирующим и инвертирующим входами дифференциального компаратора, вторые компараторные входы первого и второго реляторов подключены к первому информационному входу адресного идентификатора, первые компараторные входы второго и третьего реляторов подключены к его третьему информационному входу, а первый компараторный вход первого и второй компараторный вход третьего реляторов подключены к второму информационному входу адресного идентификатора, первый, второй и третий идентифицирующие входы которого образованы соответственно первым, вторым переключательными входами первого релятора и вторым переключательным входом второго релятора, а первым, вторым и третьим выходами адресного идентификатора являются соответственно первый выход второго релятора, первый и второй выходы третьего релятора, первый и второй переключательные входы которого соединены соответственно с вторыми выходами первого и второго реляторов, а первый переключательный вход второго релятора присоединен к первому выходу первого релятора, особенность заключается в том, что в каждый релятор введен булевый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к выходу дифференциального компаратора, второй вход является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей, входы управления всех реляторов объединены и образуют вход управления адресного идентификатора.

Проведенный заявителем анализ уровня техники, включающий поиск по патентным и научно-техническим источникам информации, и выявление источников, содержащих сведения об аналогах заявленного изобретения, позволил установить, что заявитель не обнаружил аналог, характеризующийся признаками, тождественными всем существенным признакам заявленного изобретения. Определение из перечня выявленных аналогов прототипа, как наиболее близкого по совокупности существенных признаков аналога, позволил выявить совокупность существенных по отношению к усматриваемому заявителем техническому результату отличительных признаков в заявленном устройстве, изложенных в формуле изобретения. Следовательно, заявляемое изобретение соответствует условию "новизна".

Для проверки соответствия заявленного изобретения условию "изобретательский уровень" заявитель провел дополнительный поиск известных решений, чтобы выявить признаки, совпадающие с отличительными от прототипа признаками заявленного устройства. Результаты поиска показали, что заявленное изобретение не вытекает для специалиста явным образом из известного уровня техники, поскольку из уровня техники, определенного заявителем, не выявлено влияние предусматриваемых существенными признаками заявленного изобретения преобразований на достижение технического результата, в частности, заявленным изобретением не предусматриваются следующие преобразования:

- дополнение известного средства какой-либо известной частью (частями), присоединяемой (присоединяемыми) к нему по известным правилам для достижения технического результата, в отношении которого установлено влияние именно таких дополнений;

- замена какой-либо части (частей) известного средства другой известной частью для достижения технического результата, в отношении которого установлено влияние именно такой замены;

- исключение какой-либо части (элемента) средства с одновременным исключением обусловленной ее наличием функции и достижением при этом обычного для такого исключения результата;

- увеличение количества однотипных элементов для усиления технического результата, обусловленного наличием в средстве именно таких элементов;

- выполнение известного средства или его части (частей) из известного материала для достижения технического результата, обусловленного известными свойствами этого материала;

- создание средства, состоящего из известных частей, выбор которых и связь между которыми осуществлены на основании известных правил, рекомендаций, и достигаемый при этом технический результат обусловлен только известными свойствами частей этого средства и связей между ними.

Описываемое изобретение не основано на изменении количественного признака (признаков), представлении таких признаков во взаимосвязи, либо изменении ее вида. Имеется в виду случай, когда известен факт влияния каждого из указанных признаков на технический результат, и новые значения этих признаков или их взаимосвязь могли быть получены исходя из известных зависимостей, закономерностей. Следовательно, заявленное изобретение соответствует условию "изобретательский уровень".

На чертеже представлена схема предлагаемого адресного идентификатора.

Адресный идентификатор содержит три релятора 11, 12, и 13. Каждый релятор содержит дифференциальный компаратор 2, подключенный выходом к первому входу булевого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей 41 и 42, входы которых являются соответственно первым и вторым переключательными входами релятора, а выходы образуют соответственно первый и второй выходы релятора, первым и вторым компараторными входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора 2. Вторые компараторные входы реляторов 11 и 12 подключены к первому информационному входу адресного идентификатора, первые компараторные входы реляторов 12 и 13 подключены к его третьему информационному входу, а первый компараторный вход релятора 11 и второй компараторный вход релятора 13 подключены к второму информационному входу адресного идентификатора, первый, второй и третий идентифицирующие входы которого образованы соответственно первым, вторым переключательными входами релятора 11 и вторым переключательным входом релятора 12, а первым, вторым и третьим выходами Z1, Z2 и Z3 адресного идентификатора являются соответственно первый выход релятора 12, первый и второй выходы релятора 13, первый и второй переключательные входы которого соединены соответственно с вторыми выходами реляторов 11 12, а первый переключательный вход релятора 12 присоединен к первому выходу релятора 11, входы управления всех реляторов объединены и образуют вход управления адресного идентификатора.

Работа предлагаемого адресного идентификатора осуществляется следующим образом. На его первый, второй и третий информационные входы подаются соответственно аналоговые сигналы (напряжения) x1, x2 и x3, а на его первом, втором и третьем идентифицирующих входах фиксируются соответственно аналоговые сигналы (напряжения) y1, y2 и y3 (y1 адресный идентификатор, патент № 2143740 y2 адресный идентификатор, патент № 2143740 y3) Воспроизводимая адресным идентификатором операция определяется выражением:

адресный идентификатор, патент № 2143740

где I(x) есть единичная функция, равная единице при x адресный идентификатор, патент № 2143740 0 или нулю при x < 0; f адресный идентификатор, патент № 2143740 {0,1) есть сигнал на входе управления идентификатора, адресный идентификатор, патент № 2143740 = 1 - f.

Таким образом:

адресный идентификатор, патент № 2143740

где ext = min при f = 0; ext = max при f = 1. Согласно (1), номер i адресный идентификатор, патент № 2143740 { 1,2,3} возбужденного выхода Z1 адресный идентификатор, патент № 2143740 0 соответствует адресу экстремального сигнала в кортеже (x1, x2, x3).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый адресный идентификатор обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает выполнение адресной идентификации наименьшего или наибольшего из трех аналоговых сигналов без каких-либо схемных изменений.

Таким образом, вышеизложенные сведения свидетельствуют о выполнении при использовании заявленного устройства следующей совокупности условий:

- средство, воплощающее заявленное устройство при его осуществлении, предназначено для использования в промышленности, а именно в области автоматики и аналоговой вычислительной техники в качестве функционального узла аналоговых вычислительных машин, спецпроцессоров и др.;

- для заявленного устройства в том виде, как оно охарактеризовано в независимом пункте изложенной формулы изобретения, подтверждена возможность его осуществления с помощью описанных в заявке или известных до даты приоритета средств и методов;

- средство, воплощающее заявленное изобретение при его осуществлении, способно обеспечить достижение усматриваемого заявителем технического результата.

Следовательно, заявленное изобретение соответствует условию "промышленная применимость".

Класс G06G7/48 аналоговые вычислительные машины для специальных процессов, систем или устройств, например моделирующие устройства

система имитации инфракрасной обстановки для математического моделирования -  патент 2513674 (20.04.2014)
устройство и способ моделирования магнитогидродинамики -  патент 2497191 (27.10.2013)
способ выбора модели исследуемой системы на основании вычисленных энтропийных потенциалов ее событий и устройство для осуществления этого способа -  патент 2457536 (27.07.2012)
устройство имитации аппаратуры носителя для контроля информационного обмена с ракетой -  патент 2440607 (20.01.2012)
укрупнение сетки для моделей коллекторов путем повторного использования расчетов потока, полученных на основе геологических моделей -  патент 2428739 (10.09.2011)
система для моделирования датчика -  патент 2417428 (27.04.2011)
способ имитации взаимодействия ракеты с аппаратурой носителей и устройство для его реализации -  патент 2414746 (20.03.2011)
способ тестирования территориально удаленных объектов -  патент 2406140 (10.12.2010)
способ статистического моделирования сложной системы работ -  патент 2378695 (10.01.2010)
способ имитации электрического и информационного взаимодействия ракеты с аппаратурой носителя и устройство для его реализации -  патент 2377649 (27.12.2009)

Класс G06G7/25 для расчета прерывистых функций, например мертвого хода или мертвой зоны, ограничения абсолютных или пиковых значений величин

Класс G06G7/122 для оптимизации, например для выравнивания методом наименьших квадратов, для линейного программирования, для критического анализа траектории движения, для методов градиентов

устройство для выбора оптимальных решений -  патент 2262133 (10.10.2005)
устройство для выбора оптимальных решений методом главного критерия -  патент 2256218 (10.07.2005)
устройство для оценки степени приближения размещения к оптимальному -  патент 2246755 (20.02.2005)
устройство для выбора оптимальных решений -  патент 2234733 (20.08.2004)
устройство для выбора оптимальных решений методом наименьших расстояний -  патент 2234732 (20.08.2004)
устройство для определения оптимального плана распределения каналов передачи в многополюсной сети связи -  патент 2234731 (20.08.2004)
устройство для выбора оптимальных решений методом лексикографической оптимизации -  патент 2222047 (20.01.2004)
устройство для определения оптимального распределения дискретных потоков в многополюсной сети -  патент 2181907 (27.04.2002)
устройство для оценки степени оптимальности размещения -  патент 2177172 (20.12.2001)
устройство для моделирования задачи о размещении -  патент 2158958 (10.11.2000)
Наверх