каскодный дифференциальный усилитель с повышенным входным сопротивлением

Формула изобретения

1. Каскодный дифференциальный усилитель с повышенным входным сопротивлением, содержащий входной параллельно-балансный каскад (1), имеющий первый (2) и второй (3) входы, первый (4) и второй (5) токовые выходы, связанные с эмиттерами первого (6) и второго (7) выходных транзисторов, базы которых объединены и соединены с источником напряжения смещения (8), а коллекторы связаны с цепью нагрузки (9), вспомогательный делитель тока (10), имеющий основной вход (11), а также первый (12) и второй (13) выходы, связанные с соответствующими первым (2) и вторым (3) входами входного параллельно-балансного каскада (1), отличающийся тем, что входной параллельно-балансный каскад (1) содержит первый (12) дополнительный токовый выход, синфазный с первым (4) основным токовым выходом, второй (13) дополнительный токовый выход, синфазный со вторым (5) основным токовым выходом, причем первый (12) и второй (13) дополнительные токовые выходы связаны с эмиттером первого дополнительного транзистора (14), база которого соединена с источником напряжения смещения (8), а коллектор подключен к эмиттеру второго (15) дополнительного транзистора, база второго (15) дополнительного транзистора подключена ко входу (16) вспомогательного токового зеркала (17), выход которого соединен со входом (11) вспомогательного делителя тока (10).

2. Каскодный дифференциальный усилитель по п.1, отличающийся тем, что коэффициент передачи по току вспомогательного токового зеркала (17) близок к двум единицам.

3. Каскодный дифференциальный усилитель по п.1, отличающийся тем, что вспомогательный делитель тока (10) содержит первый (25) и второй (26) резисторы, общий узел которых связан с его основным входом (11), а вторые выводы резисторов подключены к первому (12) и второму (13) дополнительным токовым выходам вспомогательного делителя тока (10).

4. Каскодный дифференциальный усилитель по п.1, отличающийся тем, что вспомогательный делитель тока (10) содержит первый (27) и второй (28) р-n переходы, общий узел которых связан с его основным входом (11), а вторые выводы р-n переходов подключены к первому (12) и второму (13) дополнительным токовым выходам вспомогательного делителя тока (10).

5. Каскодный дифференциальный усилитель по п.1, отличающийся тем, что вспомогательный делитель тока (10) содержит первый (29) и второй (30) транзисторы, эмиттеры которых связаны с его основным входом (11), коллектор второго транзистора (30) подключен к первому (12), а коллектор второго (29) - ко второму (13) дополнительному токовому выходу вспомогательного делителя тока (10), причем база первого (29) транзистора соединены с коллектором второго (30) транзистора, а база второго (30) транзистора связана с коллектором первого (29) транзистора.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов датчиков с высоким внутренним сопротивлением, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях, широкополосных и избирательных усилителях, фильтрах и т.п.).

В современной радиоэлектронике находят применение каскодные дифференциальные усилители (КДУ) на основе параллельно-балансных каскадов. Такие КДУ являются основой многих широкополосных усилителей, фазорасщепителей, аналоговых перемножителей напряжения, удвоителей частоты и т.п.[1-16].

Ближайшим прототипом заявляемого устройства фиг.1 является КДУ, представленный в патенте США № 4.843.342 fig. 1. Он содержит входной параллельно-балансный каскад 1, имеющий первый 2 и второй 3 входы, первый 4 и второй 5 токовые выходы, связанные с эмиттерами первого 6 и второго 7 выходных транзисторов, базы которых объединены и соединены с источником напряжения смещения 8, а коллекторы связаны с цепью нагрузки 9, вспомогательный делитель тока 10, имеющий основной вход 11, а также первый 12 и второй 13 выходы, связанные с соответствующими первым 2 и вторым 3 входами входного параллельно-балансного каскада 1.

Существенный недостаток известного устройства (фиг.1) состоит в том, что он имеет сравнительно небольшое входное сопротивление для переменного сигнала, существенно зависящее от коэффициента усиления по току базы ( ) входных транзисторов (VT1, VT2) и статического режима (I₀) их общей эмиттерной цепи:

где - сопротивления эмиттерных переходов входных транзисторов VT1 и VT2 каскада 1;

_т 26 мВ - температурный потенциал;

I_э.р =0,5I₀ - эмиттерный ток входных транзисторов.

Для повышения R_BX приходится выбирать микрорежим для входных транзисторов КДУ. Однако при этом деградирует коэффициент усиления по напряжению КДУ:

где R_н.экв - эквивалентное сопротивление нагрузки КДУ.

Для повышения в известных КДУ может также применяться местная отрицательная обратная связь (в эмиттеры VT1, VT2 вводятся резисторы). Однако при этом ухудшаются другие параметры КДУ -коэффициент усиления по напряжению, напряжение смещения нуля, коэффициент подавления помехи по питанию, ослабление синфазных сигналов и др.

Таким образом, обобщенный показатель качества ДУ - произведение K_yR_BX=Q не зависит от статического режима и может быть улучшен в известных устройствах только ценой увеличения транзисторов и R_н.экв:

Основная цель предлагаемого изобретения состоит в повышении входного сопротивления R_BX без ухудшения К_y и токопотребления КДУ. В целом это позволяет обеспечить улучшение обобщенного показателя качества Q. Дополнительная цель - в уменьшении статических входных токов КДУ.

Поставленная цель достигается тем, что в каскодном дифференциальном усилителе фиг.1, содержащем входной параллельно-балансный каскад 1, имеющий первый 2 и второй 3 входы, первый 4 и второй 5 токовые выходы, связанные с эмиттерами первого 6 и второго 7 выходных транзисторов, базы которых объединены и соединены с источником напряжения смещения 8, а коллекторы связаны с цепью нагрузки 9, вспомогательный делитель тока 10, имеющий основной вход 11, а также первый 12 и второй 13 выходы, связанные с соответствующими первым 2 и вторым 3 входами входного параллельно-балансного каскада 1, предусмотрены новые элементы и связи - входной параллельно-балансный каскад 1 содержит первый 12 дополнительный токовый выход, синфазный с первым 4 основным токовым выходом, второй 13 дополнительный токовый выход, синфазный со вторым 5 основным токовым выходом, причем первый 12 и второй 13 дополнительные токовые выходы связаны с эмиттером первого дополнительного транзистора 14, база которого соединена с источником напряжения смещения 8, а коллектор подключен к эмиттеру второго 15 дополнительного транзистора, база второго 15 дополнительного транзистора подключена ко входу 16 вспомогательного токового зеркала 17, выход которого соединен со входом 11 вспомогательного делителя тока 10.

На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.

В схеме фиг.3, фиг.4, фиг.5, фиг.6 показаны примеры выполнения вспомогательного делителя тока 10.

На фиг.7 приведена частная схема заявляемого устройства фиг.2 в соответствии с п.1, п.2 и п.5 формулы изобретения.

На фиг.8 представлена схема КДУ фиг.7 без цепей компенсации (что соответствует КДУ-прототипу) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», а на фиг.9 показана схема заявляемого устройства.

Графики фиг.10 характеризуют температурные зависимости входных токов КДУ фиг.8 и КДУ фиг.9, из которых следует, что предлагаемое устройство имеет более чем на порядок меньший статический входной ток.

На фиг.11 показаны частотные зависимости входных сопротивлений заявляемого фиг.9 и известного фиг.8 дифференциальных усилителей, из которых следует, что входное сопротивление предлагаемой схемы почти на порядок больше, чем у КДУ-прототипа.

Каскодный дифференциальный усилитель с повышенным входным сопротивлением фиг.2 содержит входной параллельно-балансный каскад 1, имеющий первый 2 и второй 3 входы, первый 4 и второй 5 токовые выходы, связанные с эмиттерами первого 6 и второго 7 выходных транзисторов, базы которых объединены и соединены с источником напряжения смещения 8, а коллекторы связаны с цепью нагрузки 9, вспомогательный делитель тока 10, имеющий основной вход 11, а также первый 12 и второй 13 выходы, связанные с соответствующими первым 2 и вторым 3 входами входного параллельно-балансного каскада 1. Входной параллельно-балансный каскад 1 содержит первый 12 дополнительный токовый выход, синфазный с первым 4 основным токовым выходом, второй 13 дополнительный токовый выход, синфазный со вторым 5 основным токовым выходом, причем первый 12 и второй 13 дополнительные токовые выходы связаны с эмиттером первого дополнительного транзистора 14, база которого соединена с источником напряжения смещения 8, а коллектор подключен к эмиттеру второго 15 дополнительного транзистора, база второго 15 дополнительного транзистора подключена ко входу 16 вспомогательного токового зеркала 17, выход которого соединен со входом 11 вспомогательного делителя тока 10.

В схеме фиг.2 в соответствии с п.2 формулы изобретения коэффициент передачи по току вспомогательного токового зеркала 17 близок к двум единицам.

В схеме фиг.3 в соответствии с п.3 формулы изобретения вспомогательный делитель тока 10 содержит первый 25 и второй 26 резисторы, общий узел которых связан с его основным входом 11, а вторые выводы резисторов подключены к первому 12 и второму 13 дополнительным токовым выходам вспомогательного делителя тока 10.

В схеме фиг.4 в соответствии с п.4 формулы изобретения вспомогательный делитель тока 10 содержит первый 27 и второй 28 p-n переходы, общий узел которых связан с его основным входом 11, а вторые выводы p-n переходов подключены к первому 12 и второму 13 дополнительным токовым выходам вспомогательного делителя тока 10.

В схеме фиг.5 в соответствии с п.5 формулы изобретения вспомогательный делитель тока 10 содержит первый 29 и второй 30 транзисторы, эмиттеры которых связаны с его основным входом 11, коллектор второго транзистора 30 подключен к первому 12, а коллектор второго 29 - ко второму 13 дополнительному токовому выходу вспомогательного делителя тока 10, причем база первого 29 транзистора соединена с коллектором второго 30 транзистора, а база второго 30 транзистора связана с коллектором первого 29 транзистора.

Рассмотрим работу ДУ фиг.7.

В статическом режиме статический входной ток КДУ I_BX.1 определяется разностью тока базы I_б18.19 и коллекторного тока транзистора 30:

где _18.19 ⁼ ₁₈ ⁼ ₁₉ - коэффициенты усиления по току базы транзисторов 18 и 19.

В свою очередь

где K_il2.₁₀=2 - коэффициент передачи по току токового зеркала 10;

₁₅ - коэффициент усиления по току базы транзистора 15;

I₂₂ ⁼4I₀ - суммарный ток общей эмиттерной цепи транзисторов 18, 19, 20 и 21.

Таким образом, статический входной ток ДУ, фиг.7

Так как транзисторы 18, 19 и 15 идентичны и имеют одинаковый тип проводимости, то у них ₁₅= _18.19, поэтому входной ток КДУ существенно уменьшается.

Это первое достоинство предлагаемой схемы.

Второе преимущество предлагаемого устройства состоит в том, что в схеме фиг.7 обеспечивается компенсация не только статических входных токов I_вх.1 и I_вх.2, но и их приращений i_вх.1 и i_вх.2. Как следствие входное сопротивление КДУ фиг.7 для переменного тока существенно повышается. Действительно, при увеличении напряжения u_вх на входе Вх.1 относительно входа Вх.2 увеличивается ток базы i_б18.19:

где

r_э18, r_э20 - сопротивления эмиттерного перехода входных транзисторов 18 и 19 каскада 1;

_т=25 мВ - температурный потенциал;

- эмиттерный ток транзисторов 18 и 20.

Поэтому

С другой стороны, приращения коллекторных токов транзисторов 29 и 30

где r_э29=r_э30 - сопротивления эмиттерных переходов транзисторов 29 и 30.

Причем

где I₁₁=К_i12.10 I_б.15=2I_б.15 - выходной ток токового зеркала 10;

К_i12.1 2 - коэффициент усиления по току токового зеркала 10;

I_б.15 - ток базы транзистора 15.

Таким образом,

где ₁₅- коэффициенты усиления по току базы транзистора 15.

Следовательно, суммарный входной ток КДУ и его входная дифференциальная проводимость

В КДУ-прототипе фиг.1 входная проводимость

Следовательно, в заявляемом ДУ входное сопротивление увеличивается в N_y раз, где

Полученные выше теоретические выводы подтверждаются результатами моделирования известной и предлагаемой схем в среде PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» (фиг.10, фиг.11). При этом заявляемый КДУ имеет почти на два порядка большие значения входного сопротивления. Данный результат обеспечивается без ухудшения других параметров КДУ. Кроме этого, статические входные токи заявляемого КДУ и их дрейф значительно меньше, чем в схеме КДУ-прототипа (фиг.10).

Для обеспечения высокой степени компенсации входных токов КДУ фиг.2 и его входной проводимости необходимо у транзисторов 15 и 18, 19 иметь ₁₅= _18.19.Так как зависит от напряжения коллектор-база транзисторов 15 и 18, 19 (20, 21), то за счет специального построения токового зеркала 17 можно создать U_кб.15 U_кб.18.19, что еще больше повышает эффективность заявляемой схемы по величине получаемых R_BX и I _вх.1.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патентная заявка США № 2002/0053935.

2. Патент США № 5.767.741.

3. Патент США № 5.55.512.

4. Патент США № 6.111.463.

5. Патент США № 4.498.053 fig.6.

6. Патент США № 4.288.707 fig.2.

7. Патент США № 5.065.112 fig.3.

8. Патент США № 4.721.920.

9. Патент США № 5.521.544 fig.6.

10. Патент США № 5.256.984.

11. Патент США № 5.389.893 fig.5.

12. Патент США № 4.439.696 fig.2.

13. А.св. СССР № 600545.

14. Патент США № 5.914.639.

15. Патентная заявка США № 2004/0251965.

16. Патент США № 5.774.020.