каскодный операционный усилитель с малым напряжением смещения нуля

Формула изобретения

1. Каскодный дифференциальный усилитель с малым напряжением смещения нуля, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами и входом (4) в общей эмиттерной цепи, первый (5) и второй (6) выходные транзисторы, эмиттеры которых соединены с соответствующими первым (2) и вторым (3) токовыми выходами входного дифференциального каскада (1), базы объединены и подключены к первому источнику напряжения согласования потенциалов (7), а эмиттеры через соответствующие первый (8) и второй (9) токостабилизирующие двухполюсники связаны с первой (10) шиной источника питания, выходное токовое зеркало (11), вход которого связан с коллектором первого (5) выходного транзистора, а выход соединен с коллектором второго (6) выходного транзистора и связан со входом (12) буферного усилителя (13), причем токовый вход (4) общей эмиттерной цепи входного дифференциального каскада (1) соединен с коллектором транзистора (14) источника опорного тока, эмиттер которого связан со второй (15) шиной источника питания через третий (16) токостабилизирующий двухполюсник, а буферный усилитель (13) реализован на входном транзисторе (17), тип проводимости которого совпадает с типом проводимости транзистора (14) источника опорного тока, отличающийся тем, что база транзистора (14) источника опорного тока соединена с коллектором первого (5) выходного транзистора.

2. Устройство по п.1, отличающееся тем, что коллектор первого (5) выходного транзистора связан со входом выходного токового зеркала (11) через второй (21) источник напряжения согласования потенциалов.

Описание изобретения к патенту

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля).

В современной радиоэлектронной аппаратуре находят применение операционные усилители с существенными различными параметрами. Особое место занимают ОУ на базе «перегнутых» каскодов [1-10], получившие широкое применение в микроэлектронных изделиях. Предлагаемое изобретение относится к данному типу ОУ.

Наиболее близким по технической сущности к заявляемому ОУ является классическая схема ОУ фиг.1, представленная в патенте фирмы Motorola США № 5327100, которая также присутствует в других патентах [1-10].

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля U_см.

Основная цель предлагаемого изобретения состоит в уменьшении U_см .

Поставленная цель достигается тем, что в каскодном операционном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами и входом 4 в общей эмиттерной цепи, первый 5 и второй 6 выходные транзисторы, эмиттеры которых соединены с соответствующими первым 2 и вторым 3 токовыми выходами входного дифференциального каскада 1, базы - объединены и подключены к первому источнику напряжения согласования потенциалов 7, а эмиттеры через соответствующие первый 8 и второй 9 токостабилизирующие двухполюсники связаны с первой 10 шиной источника питания, выходное токовое зеркало 11, вход которого связан с коллектором первого 5 выходного транзистора, а выход соединен с коллектором второго 6 выходного транзистора и связан со входом 12 буферного усилителя 13, причем токовый вход 4 общей эмиттерной цепи входного дифференциального каскада 1 соединен с коллектором транзистора 14 источника опорного тока, эмиттер которого связан со второй 15 шиной источника питания через третий 16 токостабилизирующий двухполюсник, а буферный усилитель 13 реализован на входном транзисторе 17, тип проводимости которого совпадает с типом проводимости транзистора 14 источника опорного тока, предусмотрены новые элементы и связи - база транзистора 14 источника опорного тока соединена с коллектором первого 5 выходного транзистора.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.

На фиг.3 показана схема фиг.2 в соответствии с п.1 формулы изобретения и конкретным выполнением токового зеркала 11 по схеме Вильсона.

На фиг.4 показана схема дифференциального усилителя - прототипа фиг.1 (левая часть) и заявляемого ОУ фиг.2 (правая часть) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На чертеже фиг.5 показаны результаты компьютерного моделирования схем фиг.3 - зависимость напряжения смещения нуля U_см от температуры.

Каскодный дифференциальный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами и входом 4 в общей эмиттерной цепи, первый 5 и второй 6 выходные транзисторы, эмиттеры которых соединены с соответствующими первым 2 и вторым 3 токовыми выходами входного дифференциального каскада 1, базы - объединены и подключены к первому источнику напряжения согласования потенциалов 7, а эмиттеры через соответствующие первый 8 и второй 9 токостабилизирующие двухполюсники связаны с первой 10 шиной источника питания, выходное токовое зеркало 11, вход которого связан с коллектором первого 5 выходного транзистора, а выход соединен с коллектором второго 6 выходного транзистора и связан со входом 12 буферного усилителя 13, причем токовый вход 4 общей эмиттерной цепи входного дифференциального каскада 1 соединен с коллектором транзистора 14 источника опорного тока, эмиттер которого связан со второй 15 шиной источника питания через третий 16 токостабилизирующий двухполюсник, а буферный усилитель 13 реализован на входном транзисторе 17, тип проводимости которого совпадает с типом проводимости транзистора 14 источника опорного тока. База транзистора 14 источника опорного тока соединена с коллектором первого 5 выходного транзистора.

На фиг.2 буферный усилитель 13 содержит также источник опорного тока 18, а входной каскад 1 реализован на транзисторах 19 и 20.

На фиг.2, в соответствии с п.2 формулы изобретения, коллектор первого 5 выходного транзистора связан со входом выходного токового зеркала 11 через второй 21 источник напряжения согласования потенциалов (Е₂₁). Источник 21 необходим в ряде случаев для установления заданного статического напряжения на базе транзистора 14.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля U_см в схеме фиг.2.

Если ток двухполюсника 16 равен 2I ₀, то токи коллекторов транзисторов 14, 19 и 20, 5 и 6:

где I_б.i=I_э.i/ _i - ток базы i-го транзистора 14 (18, 19, 5, 6) при эмиттерном токе I_э.i=I₀;

_i - коэффициент усиления по току базы i-го транзистора.

Поэтому входной (I_вх.11) и выходной (I _вых.11) токи токового зеркала 11

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шину

где I_БУ=2I_б.р - ток базы n-p-n транзистора 17 буферного усилителя 13.

Подставляя (1)÷(6) в (7) находим, что разностный ток, определяющий U_см ДУ:

Как следствие, при I_р=0 не требуется смещения нуля ДУ фиг.2 на величину U_см, подача которого на его входы Вх.⁽⁺⁾1, Вх.^(-)2 компенсирует разностный ток I_р в узле «А».

Таким образом, в заявляемом устройстве уменьшается систематическая составляющая U_см, обусловленная конечной величиной транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см , зависящее от крутизны преобразования входного дифференциального напряжения u_вх ДУ в выходной ток узла «А»:

где r_э20=r_э19 - сопротивления эмиттерных переходов входных транзисторов 20 и 19 дифференциального каскада 1.

Поэтому для схем фиг.1-фиг.2

где _т=26 мВ - температурный потенциал.

В ДУ-прототипе I_р 0, поэтому здесь систематическая составляющая U_см получается почти на два порядка больше (U_см=-1,36 мВ), чем в заявляемой схеме (U_см=-17,7 мкВ).

Компьютерное моделирование схем фиг.4 подтверждает данные теоретические выводы (фиг.5).

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

Источники информации

1. Патент США № 6114234

2. Патент США № 5091701, fig.1

3. Патент США № 5140280

4. Патент США № 5786729

5. Патент США № 6448853

6. Патент США № 4390850

7. Патент США № 5327100 fig.2

8. Патент США № 64383382 fig.2, fig.1

9. Патент США № 5374897

10.Патент США № 6529076

11. Патент США № 5627495 fig.2