аналоговый смеситель двух сигналов с выходным каскодом

Формула изобретения

1. Аналоговый смеситель двух сигналов с выходным каскодом, содержащий входную перемножающую ячейку Джильберта (1), эмиттерная цепь которой согласована с первой (2) шиной источника питания, первый (3) и второй (4) входы канала «X» перемножающей ячейки Джильберта (1), первый (5) и второй (6) входы канал «Y» перемножающей ячейки Джильберта (1), первый (7) выходной транзистор, эмиттер которого соединен с первым (8) токовым выходом перемножающей ячейки Джильберта (1), второй (9) выходной транзистор, эмиттер которого соединен со вторым (10) токовым выходом перемножающей ячейки Джильберта (1), первый (11) выход устройства, соединенный с коллектором первого (7) выходного транзистора, второй (12) выход устройства, соединенный с коллектором второго (9) выходного транзистора, вспомогательный источник напряжения (13), подключенный к базам первого (7) и второго (9) выходных транзисторов, первый (14) резистор нагрузки, первый вывод которого подключен к коллектору первого (7) выходного транзистора, второй (15) резистор нагрузки, коллектор которого подключен к коллектору второго (9) выходного транзистора, причем второй вывод первого (14) резистора нагрузки и второй вывод второго (15) резистора нагрузки связаны со второй (16) шиной источника питания, отличающийся тем, что второй вывод первого (14) резистора нагрузки связан со второй (16) шиной источника питания через первый (17) дополнительный резистор и через первый (18) двухполюсник с малым дифференциальным сопротивлением по переменному току связан с эмиттером первого (7) выходного транзистора, а второй вывод второго (15) резистора нагрузки связан со второй (16) шиной источника питания через второй (19) дополнительный резистор и через второй (20) двухполюсник с малым дифференциальным сопротивлением по переменному току связан с эмиттером второго (9) выходного транзистора.

2. Аналоговый смеситель двух сигналов с выходным каскодом по п.1, отличающийся тем, что эмиттер первого (7) выходного транзистора соединен с третьей (21) шиной источника питания через первый (22) токостабилизирующий двухполюсник, а эмиттер второго (9) выходного транзистора соединен с третьей (21) шиной источника питания через второй (23) токостабилизирующий двухполюсник.

3. Аналоговый смеситель двух сигналов с выходным каскодом по п.2, отличающийся тем, что напряжение на второй (16) шине источника питания близко к напряжению на первой (2) шине источника питания.

Описание изобретения к патенту

Предлагаемое изобретение относится к области радиотехники и связи и может использоваться в структуре радиоприемных устройств ВЧ и СВЧ диапазонов.

В современных системах телекоммуникаций в качестве смесителей двух сигналов находят применение различные модификации перемножающей ячейки Джильберта [1-16] (термин «ячейка Джильберта» широко используется в микроэлектронике, см., например, патент № 7.054.609 и обозначает «перемножающую» архитектуру на основе двух дифференциальных каскадов с перекрестным включением коллекторов входных транзисторов).

Особое место в классе активных смесителей сигналов занимают изделия на основе классической ячейки Джильберта, в которых для расширения частотного диапазона используется выходной каскод, реализуемый как по типовым [1÷5], так и по так называемым «перегнутым» (folded) схемам [6-16].

Ближайшим прототипом заявляемого устройства является аналоговый смеситель двух сигналов с выходным каскодом фиг.1, рассмотренный в патенте США № 5.532.637, fig.4 (данная архитектура присутствует также в патентах US 6.178.320, US 5.510.745, fig.42). Он содержит входную перемножающую ячейку Джильберта 1, эмиттерная цепь которой согласована с первой 2 шиной источника питания, первый 3 и второй 4 входы канала «X» перемножающей ячейки Джильберта 1, первый 5 и второй 6 входы канал «Y» перемножающей ячейки Джильберта 1, первый 7 выходной транзистор, эмиттер которого соединен с первым 8 токовым выходом перемножающей ячейки Джильберта 1, второй 9 выходной транзистор, эмиттер которого соединен со вторым 10 токовым выходом перемножающей ячейки Джильберта 1, первый 11 выход устройства, соединенный с коллектором первого 7 выходного транзистора, второй 12 выход устройства, соединенный с коллектором второго 9 выходного транзистора, вспомогательный источник напряжения 13, подключенный к базам первого 7 и второго 9 выходных транзисторов, первый 14 резистор нагрузки, первый вывод которого подключен к коллектору первого 7 выходного транзистора, второй 15 резистор нагрузки, коллектор которого подключен к коллектору второго 9 выходного транзистора, причем второй вывод первого 14 резистора нагрузки и второй вывод второго 15 резистора нагрузки связаны со второй 16 шиной источника питания.

Существенный недостаток известного смесителя состоит в том, что он имеет малый коэффициент усиления по напряжению (К_у), характеризующий уровень выходных f_x+f_y и f_x-f _y гармоник при заданных значениях входных сигналов u _x и u_y. Небольшие значения К_у АС-прототипа обусловлены ограничениями на численные значения сопротивления резисторов нагрузки 14 и 15, которые при малых напряжениях питания (например, Е_п=E_c=±2,5 В должны выбираться сравнительно низкоомными.

Основная задача предлагаемого изобретения состоит в повышении коэффициента усиления смесителя при низковольтном питании.

Поставленная задача решается тем, что в аналоговом смесителе двух сигналов с выходным каскодом, содержащем входную перемножающую ячейку Джильберта 1, эмиттерная цепь которой согласована с первой 2 шиной источника питания, первый 3 и второй 4 входы канала «X» перемножающей ячейки Джильберта 1, первый 5 и второй 6 входы канал «Y» перемножающей ячейки Джильберта 1, первый 7 выходной транзистор, эмиттер которого соединен с первым 8 токовым выходом перемножающей ячейки Джильберта 1, второй 9 выходной транзистор, эмиттер которого соединен со вторым 10 токовым выходом перемножающей ячейки Джильберта 1, первый 11 выход устройства, соединенный с коллектором первого 7 выходного транзистора, второй 12 выход устройства, соединенный с коллектором второго 9 выходного транзистора, вспомогательный источник напряжения 13, подключенный к базам первого 7 и второго 9 выходных транзисторов, первый 14 резистор нагрузки, первый вывод которого подключен к коллектору первого 7 выходного транзистора, второй 15 резистор нагрузки, коллектор которого подключен к коллектору второго 9 выходного транзистора, причем второй вывод первого 14 резистора нагрузки и второй вывод второго 15 резистора нагрузки связаны со второй 16 шиной источника питания, предусмотрены новые элементы и связи - второй вывод первого 14 резистора нагрузки связан со второй 16 шиной источника питания через первый 17 дополнительный резистор и через первый 18 двухполюсник с малым дифференциальным сопротивлением по переменному току связан с эмиттером первого 7 выходного транзистора, а второй вывод второго 15 резистора нагрузки связан со второй 16 шиной источника питания через второй 19 дополнительный резистор и через второй 20 двухполюсник с малым дифференциальным сопротивлением по переменному току связан с эмиттером второго 9 выходного транзистора.

На чертеже фиг.1 представлена схема АС-прототипа, который содержит конкретное выполнение входной перемножающей ячейки Джильберта 1, а на чертеже фиг.2 - схема АС-прототипа фиг.1, на которой входная перемножающая ячейка Джильберта 1 обозначена в виде функционального узла 1.

На чертеже фиг.3 представлена схема заявляемого АС в соответствии с п.1 и п.2 формулы изобретения.

На чертеже фиг.4 приведена заявляемая схема АС, соответствующая п.3 формулы изобретения.

На чертеже фиг.5 представлена схема предлагаемого смесителя в среде Cadence на моделях SiGe интегральных транзисторов SG25H2 (транзисторы SiGe: npn 200-2; pnp 90-4 техпроцесса SG25H2, IHP, Iк.max=4 мА) при I_var =500 мкА (управление по каналу «Y»: I4=2 мА+I_var ; I5=2 мА-I_var).

На чертеже фиг.6 показана логарифмическая амплитудно-частотная характеристика коэффициента усиления по напряжению АС фиг.5 при I_var=500 мкА и изменении емкости двухполюсника 18 (конденсатора 18) в диапазоне 0÷500 пФ.

На чертеже фиг.7 показана зависимость модуля коэффициента усиления по напряжению К_у смесителя фиг.5 от тока управления (I_var) по каналу «Y».

На чертеже фиг.8 приведена зависимость выходного дифференциального напряжения смесителя фиг.5 от напряжения по каналу «X» при разных напряжениях (токах управления I_var) канала «Y».

На чертеже фиг.9 представлена осциллограмма выходного сигнала смесителя, а на чертеже фиг.10 - спектр выходного сигнала смесителя-прототипа при C_var=0 при f_x=100 МГц, f_y =10 МГц, U_x=5 мВ, I_y=I_var=500 мкА.

На чертеже фиг.11 показан спектр выходных сигналов заявляемого АС фиг.5, в котором емкость конденсатора 18 (двухполюсника 18) равна 500 пФ.

На чертеже фиг.12 показан спектр выходных сигналов сравниваемых смесителей (Новая схема C_var=200 пФ, Прототип C_var =0).

Заявляемый смеситель фиг.2 содержит входную перемножающую ячейку Джильберта 1, эмиттерная цепь которой согласована с первой 2 шиной источника питания, первый 3 и второй 4 входы канала «X» перемножающей ячейки Джильберта 1, первый 5 и второй 6 входы канал «Y» перемножающей ячейки Джильберта 1, первый 7 выходной транзистор, эмиттер которого соединен с первым 8 токовым выходом перемножающей ячейки Джильберта 1, второй 9 выходной транзистор, эмиттер которого соединен со вторым 10 токовым выходом перемножающей ячейки Джильберта 1, первый 11 выход устройства, соединенный с коллектором первого 7 выходного транзистора, второй 12 выход устройства, соединенный с коллектором второго 9 выходного транзистора, вспомогательный источник напряжения 13, подключенный к базам первого 7 и второго 9 выходных транзисторов, первый 14 резистор нагрузки, первый вывод которого подключен к коллектору первого 7 выходного транзистора, второй 15 резистор нагрузки, коллектор которого подключен к коллектору второго 9 выходного транзистора, причем второй вывод первого 14 резистора нагрузки и второй вывод второго 15 резистора нагрузки связаны со второй 16 шиной источника питания. Второй вывод первого 14 резистора нагрузки связан со второй 16 шиной источника питания через первый 17 дополнительный резистор и через первый 18 двухполюсник с малым дифференциальным сопротивлением по переменному току связан с эмиттером первого 7 выходного транзистора, а второй вывод второго 15 резистора нагрузки связан со второй 16 шиной источника питания через второй 19 дополнительный резистор и через второй 20 двухполюсник с малым дифференциальным сопротивлением по переменному току связан с эмиттером второго 9 выходного транзистора.

На чертеже фиг.3, в соответствии с п.2 формулы изобретения, эмиттер первого 7 выходного транзистора соединен с третьей 21 шиной источника питания через первый 22 токостабилизирующий двухполюсник, а эмиттер второго 9 выходного транзистора соединен с третьей 21 шиной источника питания через второй 23 токостабилизирующий двухполюсник.

На чертеже фиг.4, в соответствии с п.3 формулы изобретения, напряжение на второй 16 шине источника питания близко к напряжению на первой 2 шине источника питания, а транзисторы 7 и 9 имеют p-n-p тип проводимости.

В качестве первого 18 и второго 20 двухполюсников с малым дифференциальным сопротивлением по переменному току авторы рекомендуют использовать конденсаторы, стабилитроны, цепочки прямосмещенных p-n-p переходов или более сложные транзисторные схемы (диоды Видлара и т.п.).

Рассмотрим работу АС фиг.3.

Синусоидальные напряжения первого сигнала u_x (на входах 3, 4) и второго сигнала (на входах 5, 6) u_y «перемножаются» традиционным образом в ячейке Джильберта 1. При этом переменный выходной ток i₈ (i₁₀) ячейки Джильберта 1 имеет спектр, совпадающий по форме со спектром, представленным на чертеже фиг.10.

Приращение тока эмиттера (i_э7) и коллектора (i_к7) транзистора 7 определяются суммой токов двухполюсника 18 и выходного тока 8 ячейки Джильберта

где ₇ 1 - коэффициент усиления по току эмиттера транзистора 7.

Причем

где R₁₇ - сопротивление резистора 17;

r_э7 - дифференциальное сопротивление эмиттерного перехода транзистора 7;

Таким образом, напряжение u_вых.1 на выходе 11 АС фиг.3

где Т=K_{d 7} 1.

Таким образом, если обеспечить Т 1, то амплитуда выходного напряжения в АС фиг.3 будет в N_c-раз больше, чем в АС-прототипе фиг.1, где

Данные выводы подтверждаются результатами компьютерного моделирования АС фиг.5, показанными на чертежах фиг.6, а также фиг.10, фиг.11 и фиг.12. Заявляемый АС имеет более высокий коэффициент усиления, характеризующий уровень преобразования сигналов u_x и u_y в амплитуды выходных гармоник f_x+f_y и f_x-f_y.

Дальнейшее повышение K_y связано с уменьшением отношения r_э7/R₁₇ 0. В этом предельном случае выигрыш по К_y будет достигать значения

где ₇ - коэффициент усиления по току базы транзистора 7.

Если стоит задача расширения диапазона рабочих частот АС в сторону более низких частот f_x, f _y, то в качестве двухполюсников 18 и 20 целесообразно применять, например, цепочки из нескольких p-n переходов.

Включение токостабилизирующих двухполюсников 22 и 23 позволяет обеспечить меньшее статическое напряжение на резисторах 14 и 17 при низковольтном питании и, как следствие, увеличить их сопротивления и тем самым дополнительно повысить коэффициент усиления АС.

Кроме этого, двухполюсники 22, 23 (источники тока или резисторы) позволяют обеспечить работоспособность схем АС фиг.4, выходной каскод которой реализован на p-n-p транзисторах. Данная схема особенно перспективна при низковольтном питании.

Таким образом, заявляемый смеситель двух сигналов имеет существенные преимущества в сравнении с прототипом.

Предлагаемое техническое решение существенно улучшает основной технический параметр большого класса смесителей сигналов Джильберта, защищенных более 300 патентами ведущих микроэлектронных фирм мира.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US № 6.999.746, fig.2.

2. Патент US № 6.456.144.

3. Патент US № 6.178.320, fig.2.

4. Патент US № 7.110.740, fig.7.

5. Патентная заявка US 2009/0036087, fig.4a.

6. Патентная заявка US 2010/0056095, fig.3c.

7. Патент US № 7.725.092, fig.5c.

8. Патент US № 6.865.382, fig.6.

9. Патент US № 7.356.317, fig.4.

10. Патент US № 5.859.559, fig.2.

11. Патент US № 6.559.706, fig.1.

12. Патентная заявка US 2002/0044002, fig.

13. Патент US № 5.933.771, fig.10.

14. Патент US № 5.684.419, fig.7.

15. Патент US № 5.532.637, fig.4.

16. Патент US № 5.684.419, fig.9.