функциональная первая входная структура условно "j" разряда сумматора fcd( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики)

Классы МПК:	G06F7/50 для сложения; для вычитания
Патентообладатель(и):	Петренко Лев Петрович (UA)
Приоритеты:	подача заявки: 2012-04-24 публикация патента: 27.04.2013

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических процедур суммирования. Техническим результатом является повышение быстродействия процесса преобразования аргументов во входной структуре сумматора. В одном из вариантов изобретения условно «j» разряд входной функциональной структуры сумматора реализован с использованием логических элементов И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ. 9 н.п. ф-лы.

Формула изобретения

1. Функциональная первая входная структура условно «j» разрядасумматораf_CD ( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» первого слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁ (&)-И-НЕ, f₁(}&)-ИЛИ-НЕ, f₁(&)-И, f₂(&)-И, f₁ (})-ИЛИ, f₂(})-ИЛИ и f₃( })-ИЛИ, а также логические функции f₁(& )-НЕ и f₂(&)-НЕ, в которых функциональные выходные связи являются первой и второй функциональной входной связью логической функции f₂(} )-ИЛИ, при этом функциональные входные связи логической функции f₁(&)-И являются функциональными выходными связями логических функций f₁(})-ИЛИ и f₂ (})-ИЛИ, отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₄(})-ИЛИ, f₅(})-ИЛИ, f₃ (&)-И и f₄(&)-И, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-93-s.jpg" BORDER="0">

функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-94-s.jpg" BORDER="0"> - логическая функция f₁(&)-И; функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-95-s.jpg" BORDER="0"> - логическая функция f₁(} )-ИЛИ;

функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-96-s.jpg" BORDER="0"> - логическая функция f₁( &)-И-НЕ; функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-97-s.jpg" BORDER="0"> - логическая функция f₁(} &)-ИЛИ-НЕ; «=&₁ =» - логическая функция f₁(& )-НЕ изменения уровня аналогового сигнала входного аргумента.

2. Функциональная первая входная структура условно «j» разрядасумматораf_CD ( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» первого слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁ (&)-И-НЕ, f₁(}&)-ИЛИ-НЕ, f₁(&)-И, f₂(&)-И, f₁ (})-ИЛИ, f₂(})-ИЛИ и f₃( })-ИЛИ, а также логические функции f₁(& )-НЕ и f₂(&)-НЕ, в которых функциональные выходные связи являются первой и второй функциональной входной связью логической функции f₂(})-ИЛИ, при этом функциональные входные связи логической функции f₁(&)-И являются функциональными выходными связями логических функций f₁(})-ИЛИ и f₂(})-ИЛИ, отличающаяся тем, что в структуру условно «j» разряда введены дополнительные логические функции f₄( })-ИЛИ, f₅(})-ИЛИ, f₃(&)-И, f₄(&)-И и f₅(&)-И, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-98-s.jpg" BORDER="0">

3. Функциональная первая входная структура условно «j» разрядасумматораf_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» первого слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁ (&)-И-НЕ, f₁(&)-И, f₂(&)-И, f₁(})-ИЛИ, f₂(})-ИЛИ и f₃(})-ИЛИ, а также логические функции f₁ (&)-НЕ и f₂(& )-НЕ, в которых функциональные выходные связи являются первой и второй функциональной входной связью логической функции f₂(})-ИЛИ, при этом функциональные входные связи логической функции f₁(&)-И являются функциональными выходными связями логических функций f₁(})-ИЛИ и f₂(})-ИЛИ, отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₄(})-ИЛИ, f₂(& )-И-НЕ, f₃(&)-И-НЕ, f₄(& )-И-НЕ и f₅(&)-И-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-99-s.jpg" BORDER="0">

4. Функциональная первая входная структура условно «j» разрядасумматораf_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» первого слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁ (&)-И-НЕ, f₁(&)-И, f₂(&)-И, f₁(})-ИЛИ, f₂(})-ИЛИ и f₃(})-ИЛИ, а также логические функции f₁ (&)-НЕ и f₂(& )-НЕ, в которых функциональные выходные связи являются первой и второй функциональной входной связью логической функции f₂(})-ИЛИ, при этом функциональные входные связи логической функции f₁(&)-И являются функциональными выходными связями логических функций f₁(})-ИЛИ и f₂(})-ИЛИ, отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₄(})-ИЛИ, f₂(& )-И-НЕ, f₃(&)-И-НЕ, f₄(& )-И-НЕ, f₅(&)-И-НЕ и f₆(& )-И-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-100-s.jpg" BORDER="0">

5. Функциональная первая входная структура условно «j» разрядасумматора f_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» первого слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁( })-ИЛИ, f₂(})-ИЛИ, f₁( &)-НЕ, f₂(&)-НЕ и логическую функцию f₁(}&)-ИЛИ-НЕ, в которой функциональные выходные связи являются первой и второй функциональной входной связью структуры для приема аргумента слагаемых ¹n_j и ¹m_j «Уровня 1», отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₂(}&)-ИЛИ-НЕ, f₃ (}&)-ИЛИ-НЕ, f₄(}& )-ИЛИ-НЕ, f₅(}&)-ИЛИ-НЕ, f₆(}&)-ИЛИ-НЕ, f₇(}& )-ИЛИ-НЕ, f₈(}&)-ИЛИ-НЕ, f₉(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-101-s.jpg" BORDER="0">

6. Функциональная первая входная структура условно «j» разрядасумматораf_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» первого слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁(&)-И, f₁(})-ИЛИ, f₂(})-ИЛИ, f₁(&)-НЕ, f₂(& )-НЕ и логическую функцию f₁(} &)-ИЛИ-НЕ, в которой функциональные выходные связи являются первой и второй функциональной входной связью структуры для приема аргумента слагаемых ¹n_j и ¹m_j «Уровня 1», отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₂(}& )-ИЛИ-НЕ, f₃(}&)-ИЛИ-НЕ, f₄(}&)-ИЛИ-НЕ, f₅(}& )-ИЛИ-НЕ, f₆(}&)-ИЛИ-НЕ, f₇(}&)-ИЛИ-НЕ и f₈(}& )-ИЛИ-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-102-s.jpg" BORDER="0">

7. Функциональная первая входная структура условно «j» разрядасумматора f_CD( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» первого слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁ (&)-И, f₂(&)-И, f₁(})-ИЛИ, f₂(})-ИЛИ и f₂(& )-НЕ и логическую функцию f₁(& )-НЕ, в которой функциональная выходная связь является функциональной входной связью логической функции f₁(&)-И, а также включает логическую функцию f₁(}& )-ИЛИ-НЕ, в которой две функциональные входные связи являются функциональной входной связью структуры для приема аргумента слагаемых ²n_j и ² m_j «Уровня 2», отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₃(&)-И, f₄(&)-И, f₂(}&)-ИЛИ-НЕ, f₃( }&)-ИЛИ-НЕ, f₄(}& )-ИЛИ-НЕ, f₅(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-103-s.jpg" BORDER="0">

8. Функциональная первая входная структура условно «j» разрядасумматораf_CD ( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» первого слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁ (&)-И, f₂(&)-И, f₁(& )-И-НЕ, f₁(})-ИЛИ, f₂(})-ИЛИ, f₃(})-ИЛИ и логические функции f₁ (&)-НЕ и f₂(& )-НЕ, в которых функциональная выходная связь является функциональной входной связью логической функции f₁(&)-И и f₂(})-ИЛИ, а также включает логическую функцию f₁(}&)-ИЛИ-НЕ, в которой две функциональные входные связи являются функциональной входной связью структуры для приема аргумента слагаемых ²n_j и ²m_j «Уровня 2», отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₃(&)-И, f₄(&)-И, f₅(&)-И, f₄(} )-ИЛИ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-104-s.jpg" BORDER="0">

9. Функциональная первая входная структура условно «j» разрядасумматораf_CD ( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle"> )_RU с максимально минимизированным технологическим циклом функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480608/8710.gif" BORDER="0" ALIGN="absmiddle"> t_{)ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480282/931.gif" BORDER="0" ALIGN="absmiddle">} для аргументов слагаемых^± [^1,2n_j]f(2ⁿ) и ^±[^1,2m_j]f(2ⁿ) формата«Дополнительный код RU» с формированием промежуточной суммы (²S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn «Уровня 2» и(¹ S_j)¹ функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480246/8202.gif" BORDER="0" ALIGN="absmiddle"> _d1/dn«Уровня 1» первого слагаемого в том же формате выполнена в виде двух структур логических функций, которые включают логические функции f₁(&)-И, f₂(&)-И, f₁(&)-И-НЕ, f₁(})-ИЛИ, f₂(})-ИЛИ, f₃ (})-ИЛИ и логические функции f₁(& )-НЕ и f₂(&)-НЕ, в которых функциональная выходная связь является функциональной входной связью логической функции f₁(&)-И и f₂ (})-ИЛИ соответственно, а также включает логическую функцию f₁(}&)-ИЛИ-НЕ, в которой две функциональные входные связи являются функциональной входной связью структуры для приема аргумента слагаемых ¹n_j и ¹m_j «Уровня 1», отличающаяся тем, что в структуру условно «j» разрядавведены дополнительные логические функции f₄(})-ИЛИ, f₂(}&)-ИЛИ-НЕ, f₃( }&)-ИЛИ-НЕ и f₄(}& )-ИЛИ-НЕ, при этом функциональные связи логических функций во входной структуре сумматора выполнены в соответствии с математической моделью вида

функциональная первая входная структура условно "j" разряда сумматора fcd(<img src= )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого в том же формате (варианты русской логики), патент № 2480815" SRC="/images/patents/471/2480815/2480815-105-s.jpg" BORDER="0">

Описание изобретения к патенту

Класс G06F7/50 для сложения; для вычитания

функциональная структура младшего разряда сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) - патент 2524562 (27.07.2014)
одноразрядный полный сумматор с многозначным внутренним представлением сигналов - патент 2504074 (10.01.2014)

накапливающий сумматор по модулю - патент 2500017 (27.11.2013)
способ организации вычислений суммы n m-разрядных чисел - патент 2491612 (27.08.2013)
однородная вычислительная среда для конвейерных вычислений суммы m n-разрядных чисел - патент 2486576 (27.06.2013)
функциональная структура второго младшего разряда, активизирующая результирующий аргумент (2smin+1)f(2n) "уровня 2" и (1smin+1)f(2n) "уровня 1" сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики) - патент 2484518 (10.06.2013)
функциональная вторая входная структура условно разряда "j" сумматора fcd( )ru с максимально минимизированным технологическим циклом t для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" с формированием промежуточной суммы ±[1,2sj]1 d1/dn второго слагаемого в том же формате (варианты русской логики) - патент 2480816 (27.04.2013)
функциональная выходная структура условно разряда "j" сумматора fcd( )ru с максимально минимизированным технологическим циклом t для промежуточных аргументов слагаемых (2sj)2 d1/dn "уровня 2" и (1sj)2 d1/dn "уровня 1" второго слагаемого и промежуточных аргументов (2sj)1 d1/dn "уровня 2" и (1sj)1 d1/dn "уровня 1" первого слагаемого формата "дополнительный код ru" с формированием результирующих аргументов суммы (2sj)f(2n) "уровня 2" и (1sj)f(2n) "уровня 1" в том же формате (варианты русской логики) - патент 2480814 (27.04.2013)
полный сумматор - патент 2475811 (20.02.2013)
реконфигурируемый вычислительный конвейер - патент 2461867 (20.09.2012)