Элементы схем счетчиков импульсов или делителей частоты следования импульсов: ..с параллельным считыванием – H03K 21/12
Патенты в данной категории
УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОЛИЧЕСТВА ЕДИНИЦ В УПОРЯДОЧЕННОМ ДВОИЧНОМ ЧИСЛЕ
Изобретение относится к вычислительной технике, в частности к устройствам обработки данных, и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является упрощение устройства за счет использования однотипных элементов, регулярной структуры и связей, упрощение увеличения разрядности входной информации. Устройство содержит буферы с тремя состояниями с прямым и инверсным входами разрешения, n разрядов входного двоичного числа, (k+1) разрядов выходного двоичного кода (k=[log2n] меньшее целое), причем буферы с тремя состояниями объединены в пирамидальную структуру, состоящую из (m-1) ступеней (m=]log2n[большее целое) и выходного блока, содержащего k буферов с тремя состояниями с инверсным входом разрешения и k буферов с тремя состояниями с прямым входом разрешения, при этом каждая i-я ступень (i=1, , (m-1)) содержит 2i-1 буферов с тремя состояниями с инверсным входом разрешения и 2i-1 буферов с тремя состояниями с прямым входом разрешения. 2 ил., 1 табл. |
2522875 патент выдан: опубликован: 20.07.2014 |
|
ПАРАЛЛЕЛЬНЫЙ СЧЕТЧИК ЕДИНИЧНЫХ СИГНАЛОВ
Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки дискретной информации. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия. Устройство содержит шестнадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и двенадцать элементов И. 1 ил. |
2518641 патент выдан: опубликован: 10.06.2014 |
|
ИДЕНТИФИКАТОР ЧИСЛА ЕДИНИЧНЫХ СИГНАЛОВ
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является упрощение устройства за счет обеспечения полной регулярности связей между логическими ячейками. Устройство содержит m логических ячеек, каждая из которых содержит элемент "И", элемент "исключающее ИЛИ", D-триггер, при этом m=1+[log2n], где [·] есть оператор выделения целой части, n есть любое натуральное число. 2 ил., 1 табл. |
2277260 патент выдан: опубликован: 27.05.2006 |
|
ПАРАЛЛЕЛЬНЫЙ СЧЕТЧИК ЕДИНИЧНЫХ СИГНАЛОВ
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей за счет обеспечения определения числа единичных сигналов входного кортежа (x1,..., x 8) (xq{0,1}) и уменьшение аппаратурных затрат. Устройство содержит семнадцать элементов "исключающее ИЛИ" и тринадцать элементов "И". 1 ил. |
2260204 патент выдан: опубликован: 10.09.2005 |
|