интегратор постоянного тока (напряжение)

Классы МПК:G06G7/18 для интегрирования или дифференцирования
Автор(ы):
Патентообладатель(и):Головное конструкторское бюро Научно-производственного объединения "Энергия" им.акад.С.П.Королева
Приоритеты:
подача заявки:
1990-08-08
публикация патента:

Интегратор постоянного тока (напряжения) относится к устройствам измерительной техники и может быть использовано в системах измерения. Сущность изобретения: интегратор содержит преобразователь 1 тока (напряжения) в частоту, счетчики 2, 4 импульсов, генератор 3 импульсов. 2 ил.
Рисунок 1, Рисунок 2

Формула изобретения

ИНТЕГРАТОР ПОСТОЯННОГО ТОКА (НАПРЯЖЕНИЕ), содержащий последовательно соединенные преобразователь тока (напряжения) в частоту, вход которого является входом интегратора, и счетчик импульсов, отличающийся тем, что в него введен дополнительный счетчик, выход старшего разряда которого соединен с входами управления счетом обоих счетчиков, а счетный вход и вход сброса дополнительного счетчика соединены с выходами соответственно генератора импульсов и преобразователя тока (напряжения) в частоту.

Описание изобретения к патенту

Изобретение относится к средствам измерительной и преобразовательной техники и может быть использовано в системах измерения в качестве интегратора постоянного тока (напряжения).

Известны аналого-цифровые интеграторы, например счетчик ампер-часов, содержащий последовательно соединенные преобразователь тока (напряжения) в частоту (ПНЧ) и счетчик импульсов [1,2] . Такие интеграторы могут иметь практически любое время интегрирования (за счет необходимого изменения емкости счетчика) при умеренных массо-габаритных характеристиках.

Однако за счет дрейфа аналогового интегратора, лежащего в основе ПНЧ, такие интеграторы в целом также имеют дрейф. Ошибка интегрирования за счет дрейфа в ряде систем может достигать недопустимого значения, особенно в системах, работающих кратковременно и длительно, находящихся в режиме ожидания. К числу таких систем относятся, например, автономные системы телеметрии, управления и т. п. , находящиеся на удаленных, труднодоступных необслуживаемых пунктах, на борту спутников и т. п. Надежность и ресурс работы таких систем в значительной степени определяются работоспособностью источников питания, т. е. аккумуляторных батарей (АБ). Ресурс работы АБ (и надежность работы системы в целом) снижается от их перезаряда, недозаряда и несвоевременного проведения восстановительных циклов заряда-разряда. Даже незначительный дрейф интегратора, длительное время контролирующего энергии (ампер-часы) АБ, может привести к абсурдному результату измерения, когда под зарядку может быть поставлена АБ, имеющая значительный запас энергии или, когда не встает на зарядку полностью разряженная АБ. Точное знание заряженности АБ позволяет увеличить ее ресурс в 1,5-2 раза.

Цель изобретения - исключить дрейф при отсутствии входного сигнала.

На фиг. 1 приведена блок-схема предложенного интегратора; на фиг. 2 - осциллограммы напряжений.

Выход ПНЧ 1 связан со счетным входом С счетчика 2 импульсов. Генератор 3 импульсов связан со счетным входом С второго счетчика 4 импульсов. Выход ПНЧ дополнительно связан с входом R сброса счетчика 4 импульсов. Выход последнего разряда счетчика 4 импульсов связан с управляющими входами V счетчиков 2 и 4 импульсов.

На фиг. 2а приведена осциллограмма выходных импульсов ПНЧ 1 при разных значениях входного напряжения, на фиг. 2б - осциллограмма напряжения на выходе последнего разряда счетчика 4 импульсов, на фиг. 2а - условное состояние счетчика 2 импульсов (процесс интегрирования).

Можно условно принять, что первые три импульса на фиг. 2а сформированы ПНЧ 1 при некотором входном напряжении Uвх, последующие три импульса сформированы за счет дрейфа ПНЧ при отсутствии входного сигнала (или пренебрежимо малом его значении), а последние три импульса сформированы ПНЧ при значительном входном сигнале.

Работает устройство следующим образом.

Импульс ПНЧ 1 поступают на вход С счетчика 2 и суммируются в нем только в том случае, если на управляющем входе V имеется логический "0". Этот режим счета импульсов поддерживается за счет того, что счетчик 4 постоянно сбрасывается в ноль по входу R импульсами с ПНЧ. Таким образом, первые три импульса на фиг. 2а записываются в счетчик 2, что соответствующим образом отображено на фиг. 2в в виде трех ступенек на осциллограмме.

При входном напряжении, равном нулю, период следования импульсов Т с ПНЧ 1 возрастает и при Тi > Тo, где Тo - время счета счетчика 4 импульсов (от момента снятия сигнала сброса с входа R до момента появления единицы в старшем разряде), на входе V счетчиков 2 и 4 появляется логическая "1", запрещающая счет импульсов обоим счетчикам. Такое состояние счетчиков 2 и 4 поддерживается сколь угодно долго (до прихода очередного импульса с выхода ПНЧ 1). Очередной (четвертый на фиг. 2а) импульс не сосчитан счетчиком 2, так как на его управляющем входе V в момент прихода импульса имеет место запрещающий потенциал. Но с этого момента счетчик 4 обнуляется и запрещающий потенциал снимается, Счетчики 2 и 4 готовы принимать импульсы. Однако через время Тo после пропадания четвертого импульса за счет суммирования импульсов с генератора 3 счетчик 4 вновь выставляет единицу на управляющих входах V и вновь запрещает счет импульсов счетчиками 2 и 4.

Пятый импульс с ПНЧ 1 также не принят счетчиком 2. Аналогичная ситуация создается и для шестого импульса. При этом состояние счетчика 2 трижды не изменяется (фиг. 2в). Седьмой импульс, пришедший после шестого, через время Тi < Тo принят счетчиком 2, счетчик 4 при этом обнуляется. Последующие импульсы ПНЧ, для которых Тi также приняты счетчиком 2 (фиг. 2в).

Таким образом, при принебрежимо малом входном сигнале Uвх и при его отсутствии (Uвх = 0), когда Тio, счет импульсов счетчиком 2 не производится, т. е. выходной сигнал предложенного интегратора не изменяется. Для такого режима работы интегратора это соответствует полному отсутствию дрейфа. Это свойство и является новым техническим эффектом для заявленного интегратора. Причем изменением Тo можно влиять на диапазон входных сигналов Uвх = 0 интегратор постоянного тока (напряжение), патент № 2006945Uвх мин, в котором исключается дрейф интегратора.

Применение такого интегратора на изделиях предприятия в автономных системах с аккумуляторным питанием позволяет объективно прогнозировать время работы АБ между циклами заряда и увеличить время работы АБ между восстановительными циклами заряда-разряда АБ, что продлевает ресурс работы АБ.

Интегратор может быть использован в любых системах измерения, где циклы работы (наличие входного сигнала) разделены между собой значительными промежутками времени, между которыми измеряемый сигнал равен нулю или пренебрежимо мал. (56) 1. Электронная техника в автоматике. / Под ред. Ю. И. Конева, вып. 10, М. , 1978, с. 175.

2. Авторское свидетельство СССР N 244726, кл. G 06 G 7/18, 1968.

Класс G06G7/18 для интегрирования или дифференцирования

способ и устройство двухтактного интегрирования с компенсацией погрешностей -  патент 2523939 (27.07.2014)
способ и устройство двухтактного интегрирования -  патент 2521305 (27.06.2014)
дифференцирующее устройство -  патент 2479024 (10.04.2013)
функциональная структура процедуры логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака m(±) для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) -  патент 2428738 (10.09.2011)
способ преобразования позиционно-знаковых аргументов ±[nj]f(+/-) в структуру аргументов ±[nj]f(+/-)min с минимизированным числом активных аргументов и функциональная структура для его реализации (варианты русской логики) -  патент 2417432 (27.04.2011)
способ избирательного логического дифференцирования d*/dn позиционных аналоговых сигналов ±[mj]f(2n) с учетом их логического знака m(±) и функциональная структура для его реализации (варианты русской логики) -  патент 2417431 (27.04.2011)
способ логического дифференцирования d/dn позиционных аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты русской логики) -  патент 2417430 (27.04.2011)
функциональная структура процедуры логического дифференцирования d/dn аналоговых сигналов ±[ni]f(2n) с учетом их логического знака n(±) (варианты) -  патент 2413988 (10.03.2011)
оптическое дифференцирующее наноустройство -  патент 2412481 (20.02.2011)
способ логического дифференцирования аналоговых сигналов, эквивалентных двоичному коду, и устройство для его реализации -  патент 2375749 (10.12.2009)
Наверх