интегрирующий аналого-цифровой преобразователь

Формула изобретения

1. ИНТЕГРИРУЮЩИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий интегратор, вход которого соединен с выходом аналогового сумматора и информационным входом первого ключа, а выход - с выходом последнего и первыми входами нуль-органа и компаратора, второй вход которого через источник опорного напряжения подключен к шине нулевого потенциала и объединен с вторым входом нуль-органа, выход которого соединен с первым входом блока управления, первый выход которого подключен к входу управления второго ключа, выход которого соединен с первым входом аналогового сумматора, второй вход которого подсоединен к выходу третьего ключа, информационный вход которого является входной шиной преобразуемого напряжения, а вход управления соединен с вторым выходом блока управления и первыми входами первого и второго элементов И, второй вход первого из которых соединен с выходом делителя частоты, а выход - со счетным входом первого счетчика, вход установки "0" которого объединен с первым входом первого элемента ИЛИ и подключен к выходу переполнения второго счетчика, который соединен со счетным входом третьего счетчика, выходы разрядов которого соединены с соответствующими входами делителя частоты, а вход установки "0" объединен с одноименным входом четвертого счетчика и подключен к выходу третьего элемента И, первый и второй входы которого соединены соответственно с третьим выходом и вторым входом блока управления, последний из которых является шиной синхронизации и объединен с вторым входом первого элемента ИЛИ и входом установки "0" второго счетчика, выходы разрядов которого являются шиной результата преобразования, а счетный вход соединен с выходом второго элемента ИЛИ, первый вход которого подключен к выходу второго элемента И, второй вход которого соединен с четвертым выходом блока управления и объединен с входом делителя частоты, вход установки "0" которого подключен к выходу первого элемента ИЛИ, пятый выход блока управления соединен с входом управления режимом вычитания четвертого счетчика, выходы разрядов которого подключены к первым входам третьего элемента ИЛИ, и четвертый элемент ИЛИ, выход которого соединен с входом управления первым ключом, отличающийся тем, что, с целью повышения точности, в него введены четвертый и пятый элементы И, группа шестых элементов И, пятый и шестой элементы ИЛИ, формирователь импульсов и многозвенная линия задержки, вход которой соединен с выходом пятого элемента ИЛИ, выход - с первым входом пятого элемента И, а выходы звеньев - с первыми входами соответствующих шестых элементов И, вторые входы которых подключены к выходам соответствующих разрядов первого счетчика, а третьи входы объединены с вторым входом пятого элемента И и подключены к выходу третьего элемента ИЛИ, который является выходной шиной готовности результата преобразования, выход пятого элемента И соединен с вторым входом второго элемента ИЛИ, первым входом пятого элемента ИЛИ и со счетным входом первого старшего разряда четвертого счетчика, счетные входы младших и средних разрядов которого, кроме первого среднего разряда, соединены с выходами соответствующих шестых элементов И группы, счетный вход первого среднего разряда - с выходом шестого элемента ИЛИ, а вход установки "0" объединен с третьим входом блока управления, четвертый вход которого подключен к выходу компаратора, первый выход - к первым входам четвертых элементов И и ИЛИ, второй выход - к второму входу четвертого элемента ИЛИ, а четвертый выход - к второму входу четвертого элемента И, выход которого соединен с первым входом шестого элемента ИЛИ, второй вход которого подсоединен к выходу соответствующего шестого элемента И группы, второй вход третьего элемента ИЛИ соединен с выходом четвертого элемента ИЛИ, который через формирователь импульсов подключен к второму входу пятого элемента ИЛИ, информационный вход второго ключа объединен с вторым входом компаратора, а выходы разрядов третьего счетчика являются выходной шиной величины кванта результата преобразования.

2. Преобразователь по п. 1, отличающийся тем, что блок управления выполнен на двух триггерах, управляемом генераторе импульсов, трех элементах И, двух элементах ИЛИ и накопительном элементе, выход которого соединен с выходом первого элемента ИЛИ, входы которого подключены к "1" выходам первого и второго триггеров, которые являются соответственно первым и вторым выходами блока, последний из которых подключен к первому входу первого элемента И, четвертым и третьим выходами блока являются соответственно выход и вход управляемого генератора, который подключен к выходу второго элемента И, первый вход которого соединен с "0" выходом первого триггера, который является пятым выходом блока, первым входом которого является первый вход третьего элемента И и "0" вход первого триггера, "1" вход которого подключен к выходу второго элемента ИЛИ, первый вход которого является четвертым входом блока, а второй вход соединен с выходом третьего элемента И, второй вход которого объединен с "0" входом второго триггера и подключен к выходу первого элемента И, второй вход которого является вторым входом блока, третьим входом которого является "1" вход второго триггера, "0" выход которого подключен к второму входу второго элемента И.

Описание изобретения к патенту

Изобретение относится к импульсной технике, в частности к преобразователям напряжения в цифровой код с интегрированием входного и опорного напряжений.

Широко известны аналого-цифровые преобразователи (АЦП), которые содержат интегратор, источник опорного напряжения, нуль-орган, два триггера, генератор импульсов и счетчик [1] . В этих АЦП преобразование выполняется в два такта: сначала за T_o = N_o/f (f - частота генератора импульсов) интегрируется входной сигнал U_х, а затем полученное напряжение разынтегрируется за T_x = x/f с помощью опорного напряжения U_о, откуда kU_xT_o = kU_oT_x, где k - коэффициент интегратора и x= N_о .

Для подавления помех, наложенных на U_х, длительность первого такта должна быть равна (кратна) периоду помехи Т_о = Т_п, что недопустимо в этих АЦП, так как это приводит к появлению погрешности в результате преобразования.

Эти погрешности устраняются в другом известном АЦП (авт. св. СССР N 333697, 1972). В нем по сравнению с предыдущим АЦП в первом такте Т₁измеряется величина Т, на которую по сравнению с Т_о увеличивает Т₁, T = N/f, а во втором такте Т₂ разынтегрирование выполняют напряжением U_р= U_о+ N , в котором дополнительное к U_о напряжение формируется цифроаналоговым преобразователем (ЦАП). Поэтому уравнение преобразования имеет вид

k U_x(T_о+T)= k U_о(1+ )T_x

или

U_xN_о(1+ ) = U_о(1+ ) , x= N_о= , где - квант АЦП, равный U_o/N_o.

Результат не зависит от Т изменения времени измерения U_х, и ошибки, вызываемые Т, в предыдущем АЦП, устранены.

Для повышения точности АЦП и обеспечения высоких коэффициентов подавления помех необходимо время измерения Т_и (интегрирования) входного сигнала изменять в широких пределах, включающих несколько р периодов частоты помехи или ее гармоник.

Выполнение преобразования за Т_и = рТ_о (р = 1 - р_о) ведет к неверному результату из-за превышения динамического диапазона интегратора U_о. Поэтому без изменения параметров АЦП увеличение Т_инедопустимо. При р_о, кратном увеличении Т_и, по сравнению с Т_окоэффициент k интегратора должен быть уменьшен в р_о раз; k¹ = k/р_о. В этом случае при интегрировании U_xm выходное напряжение интегратора не превышает рабочий диапазон U_о.

Необходимо изменить также параметры ЦАП, его диапазон работы, но это связано с большими трудностями при реализации из-за необходимости существенного увеличения точности ЦАП, а при больших значениях р_о это вообще нереализуемо.

Изменение k на k¹ приводит к потере точности при выполнении преобразования с Т_и < р_оТ_о, так как относительная погрешность результата преобразования определяется временем измерения Т_и.

Рассмотренные недостатки не позволяют использовать АЦП в режиме работы с различными временами измерения входного сигнала, изменяющимся в широких пределах.

Эти недостатки устранены в АЦП [2] , который содержит интегратор, вход которого соединен с выходом аналогового сумматора и с информационным входом первого ключа, а выход - с выходом последнего и с первыми входами нуль-органа и компаратора, второй вход которого через источник опорного напряжения подсоединен к шине нулевого потенциала и к второму входу нуль-органа, выход которого соединен с первым входом блока управления, первый выход которого подсоединен к входу управления второго ключа, выход которого соединен с первым входом аналогового сумматора, второй вход которого подсоединен к выходу третьего ключа, информационный вход которого является входной шиной преобразуемого напряжения, а вход управления соединен с вторым выходом блока управления и с первыми входами первого и второго элементов И, второй вход первого из них соединен с выходом делителя частоты, а выход - со счетным входом первого счетчика, вход установки "0" которого подсоединен к первому входу первого элемента ИЛИ, к выходу переполнения второго счетчика и к счетному входу третьего счетчика, выходы разрядов которого соединены с соответствующими входами делителя частоты, а вход установки "0" объединен с одноименным входом четвертого счетчика и подсоединен к выходу третьего элемента И, первый и второй входы которого соединены соответственно с третьим выходом и вторым входом блока управления, последний из которых является шиной синхронизации и подсоединен к второму входу первого элемента ИЛИ и к входу установки "0" второго счетчика, выходы разрядов которого являются шиной результата преобразования, а счетный вход соединен с выходом второго элемента ИЛИ, первый вход которого подсоединен к выходу второго элемента И, второй вход которого соединен с четвертым выходом блока управления и с входом делителя частоты, вход установки "0" которого подсоединен к выходу первого элемента ИЛИ, при этом пятый выход блока управления соединен с входом управления режимом вычитания четвертого счетчика, выходы разрядов которого подсоединены к входам третьего элемента ИЛИ, и четвертый элемент ИЛИ, выход которого соединен с входом управления первым ключом, первый вход - с выходом компаратора и со счетным входом четвертого счетчика, второй вход - с третьим выходом блока управления, третий вход которого соединен с выходом третьего элемента ИЛИ, последний вход которого соединен с шестым выходом блока управления и с входом управления переключателя, первый вход которого через аналоговый инвертор соединен с вторым входом и с выходом источника опорного напряжения, а выход - с входами четвертого ключа и ЦАП, информационные входы которого соединены с выходами разрядов первого счетчика, а выход - с входом второго ключа, управляющий вход которого объединен с одноименным входом четвертого ключа, выход которого соединен с выходом третьего ключа, вторые входы первого элемента И и второго элемента ИЛИ объединены.

В этом АЦП по сравнению с аналогами время интегрирования задается по внешним синхронизирующим импульсам, интервал времени между которыми выбирается в зависимости от периода частоты помехи Т_п или ее гармоник. При этом, если за Т_и выходное напряжение интегратора превышает величину его рабочего диапазона, то срабатывает компаратор, выполняется разряд конденсатора интегратора и продолжается дальнейшее интегрирование U_х. За время Т_и определяются два кода р и n/р, обеспечивающие соотношение Т_и = (pN_o + n) t, где t - квант работы АЦП в первом такте; N_o= T_o/t _и Т_о - наименьшее время интегрирования U_х; q - число срабатываний компаратора.

Во втором такте для выполнения разыинтегрирования и компенсационного интегрирования используется напряжение U_к = (N_o + n/p), где - квант АЦП, равный U_o/N_o.

Сначала разыинтегрируется остаточное напряжение U_и1 интегратора за время Т_р, а затем q раз выполняется интегрирование U_к до напряжения U_o = kU_к Т_к, что занимает общее время Т₂ = Т_р + qТ_к. Время Т₂ преобразуется в код Х результата преобразования с временным квантом:

x= = .

Величина (U₁ + qU_о) равна напряжению, получаемому на выходе интегратора в первом такте, т. е. U_и1 = k U_x Т_и = k U_xp(N_o + n/p)t, поэтому получают X = U_x/ , т. е. Х является точным результатом преобразования, который не зависит от величины Т_и.

Но данный АЦП имеет недостаток, который состоит в том, что точность получения результата преобразования ограничена в основном из-за наличия составляющих погрешностей, возникающих при получении величины n/p, при преобразовании этой величины в напряжение с помощью ЦАП и при разряде конденсатора интегратора, который приводит к двум видам погрешностей: к остаточному напряжению, уменьшающему величину U_и1, и к исключению интегрирования U_х в течение времени разряда конденсатора интегратора. Наличие этих погрешностей определяет выбор величины кванта АЦП, который нельзя уменьшать с увеличением Т_и, и он остается постоянным для всех значений Т_и, так как с увеличением Т_и увеличиваются составляющие этих погрешностей.

Если исключить эти погрешности, то с увеличением Т_и остальные составляющие погрешности от ключей и нуль-органа оказывают все меньшее влияние на относительную погрешность результата преобразования, соответствующего интегралу U_х за время Т_и. Поэтому с увеличением Т_иможет быть повышена точность АЦП, в котором при этом необходимо обеспечить без изменения рабочий диапазон работы интегратора для всех значений U_х и Т_и.

Целью изобретения является повышение точности АЦП.

Цель достигается тем, что в интегрирующий АЦП, содержащий интегратор, вход которого соединен с выходом аналогового сумматора и с информационным входом первого ключа, а выход - с выходом последнего и с первыми входами нуль-органа и компаратора, второй вход которого через источник опорного напряжения подсоединен к шине нулевого потенциала и к второму входу нуль-органа, выход которого соединен с первым входом блока управления, первый выход которого подсоединен к входу управления второго ключа, выход которого соединен с первым входом аналогового сумматора, второй вход которого подсоединен к выходу третьего ключа, информационный вход которого является входной шиной преобразуемого напряжения, а вход управления соединен с вторым выходом блока управления и с первыми входами первого и второго элементов И, второй вход первого из них соединен с выходом делителя частоты, а выход - со счетным входом первого счетчика, вход установки "0" которого подсоединен к первому входу первого элемента ИЛИ, к выходу переполнения второго счетчика и к счетному входу третьего счетчика, выходы разрядов которого соединены с соответствующими входами делителя частоты, а вход установки "0" объединен с одноименным входом четвертого счетчика и подсоединен к выходу третьего элемента И, первый и второй входы которого соединены соответственно с третьим выходом и вторым входом блока управления, последний из которых является шиной синхронизации и подсоединен к второму входу первого элемента ИЛИ и к входу установки "0" второго счетчика, выходы разрядов которого являются шиной результата преобразования, а счетный вход соединен с выходом второго элемента ИЛИ, первый вход которого подсоединен к выходу второго элемента И, второй вход которого соединен с четвертым выходом блока управления и с входом делителя частоты, вход установки "0" которого подсоединен к выходу первого элемента ИЛИ, при этом пятый выход блока управления соединен с выходом управления режимом вычитания четвертого счетчика, выходы разрядов которого подсоединены к входам третьего элемента ИЛИ, и четвертый элемент ИЛИ, выход которого соединен с входом управления первым ключом, введены четвертый и пятый элементы И, группа шестых элементов И, пятый и шестой элементы ИЛИ, формирователь импульсов и многозвенная линия задержки, вход которой соединен с выходом пятого элемента ИЛИ, выход - с первым входом пятого элемента И, а выходы звеньев - с первыми входами соответствующих шестых элементов И, вторые входы которых подсоединены к выходам соответствующих разрядов первого счетчика, а третьи входы объединены и подсоединены к второму входу пятого элемента И и к выходу третьего элемента ИЛИ, который является выходной шиной готовности результата преобразования, при этом выход пятого элемента И соединен с вторым входом второго элемента ИЛИ, с первым входом пятого элемента ИЛИ и со счетным входом первого старшего разряда четвертого счетчика, счетные входы младших и средних разрядов которого, кроме первого среднего разряда, соединены с выходами соответствующих шестых элементов И, счетный вход первого среднего разряда - с выходом шестого элемента ИЛИ, а вход установки "0" - с третьим входом блока управления, четвертый вход которого подсоединен к выходу компаратора, первый выход - к первым входам четвертых элементов И и ИЛИ, второй выход - к второму входу последнего, а четвертый выход - к второму входу четвертого элемента И, выход которого соединен с первым входом шестого элемента ИЛИ, второй вход которого подсоединен к выходу среднего звена линии задержки, последний вход третьего элемента ИЛИ объединен с выходом четвертого элемента ИЛИ и через формирователь импульсов подсоединен к второму входу пятого элемента ИЛИ, информационный вход второго ключа соединен с вторым входом компаратора, а выходы разрядов третьего счетчика являются выходной шиной величины кванта результата преобразования.

Блок управления выполнен на двух триггерах, управляемом генераторе импульсов, трех элементах И, двух элементах ИЛИ и накопительном элементе, выход которого соединен с выходом первого элемента ИЛИ, входы которого подсоединены к выходам "1" первого и второго триггеров, которые являются соответственно первым и вторым входами блока, последний из которых подсоединен к первому входу первого элемента И, четвертым и третьим выходами блока являются соответственно выход и вход управляемого генератора, который подсоединен к выходу второго элемента И, первый вход которого соединен с выходом "0" первого триггера, который является пятым выходом блока, первый вход которого соединен с первым входом третьего элемента И и с входом "0" первого триггера, вход "1" которого подсоединен к выходу второго элемента ИЛИ, первый вход которого является четвертым входом блока, а второй вход соединен с выходом третьего элемента И, второй вход которого подсоединен к входу "0" второго триггера и к выходу первого элемента И, второй вход которого является вторым входом блока, третьим входом которого является вход "1" второго триггера, выход "0" которого подсоединен к второму входу второго элемента И.

Среди известных технических решений не обнаружены АЦП, в которых имелись признаки, сходные с отличительными признаками заявляемого технического решения.

В предлагаемом АЦП поставленная техническая задача по устранению недостатка прототипа решается следующим образом. Во-первых, обеспечивается работа интегратора в его рабочем диапазоне с помощью включения совместного интегрирования U_х и -U_о, что не позволяет превысить этот диапазон и исключает необходимость разряда конденсатора интегратора. Во-вторых, коррекция результата преобразования в зависимости от величины Т_и выполняется цифровым методом без применения аналоговых элементов, что исключает погрешности ЦАП прототипа и по сравнению с ним позволяет использовать меньший по длительности временной квант работы АЦП. При увеличении Т_и благодаря применению этих технических решений уменьшается погрешность АЦП и, как показано ниже, существенно увеличивается точность его работы.

На фиг. 1, 2 и 3 приведены блок-схемы АЦП и его блок управления и временная диаграмма их работы, где 1 и 2 - шины преобразуемого и нулевого напряжений, 3 и 4 - шины синхронизации АЦП и готовности результата преобразования, 5 и 6 - шины результата преобразования и величины его кванта. 7 - интегратор, например, выполненный на операционном усилителе с конденсатором в цепи отрицательной обратной связи, 8 - аналоговый сумматор, например, выполненный на резисторах, 9, 10 и 11 - первый, второй и третий ключи, первый из которых размыкается при наличии сигнала на управляющем входе, а второй и третий замыкаются при наличии этого сигнала, 12 - компаратор, 13 - нуль-орган, 14 - источник опорного напряжения, 15-18 - с первого по четвертый счетчики, 19 - делитель частоты, 20 - многозвенная линия задержки, 21-25 - с первого по пятый элементы И, 26 - группа шестых элементов И, 27 - формирователь импульсов, 28-33 - с первого по шестой элементы ИЛИ, 34 - блок управления, 35 - накопительный элемент, 36 и 37 - первый и второй триггеры, 38 - управляемый генератор импульсов, 39-41 - с первого по третий элементы И, 42 и 43 - первый и второй элементы ИЛИ, 44 - импульсы синхронизации, 45 - сигнал на выходе элемента И 40, 46 и 47 - напряжения на выходе интегратора 7 и источника 14, 48 - 49 - сигналы на выходах "1" триггеров 37 и 36, 50 и 51 - импульсы на выходах элементов И 23 и 39, 52 и 53 - сигналы на выходах нуль-органа 13 и компаратора 12, 54 - импульс формирователя 27, 55 - время работы линии 20 задержки, 56 и 57 - сигналы на выходах элементов ИЛИ 31 и 30.

Шина 1 соединена с входом ключа 11, шина 2 - с входом источника 14 и вторым входом нуль-орагана 13, шина 3 - с вторыми входами блока 34, элементов И 23 и ИЛИ 28 и с входом установки "0" счетчика 16, шина 4 - с выходом элемента ИЛИ 30 и с вторыми входами элементов И 25 и 26, шина 5 - с выходами разрядов счетчика 16, шина 6 - с выходами разрядов счетчика 17 и с входами разрядов делителя 19, вход установки "0" которого соединен с выходом элемента ИЛИ 28, вход - с четвертым выходом блока 34 и вторыми входами элементов И 22 и 24, выход - с вторым входом элемента И 21. Первый вход элемента И 21 соединен с первым и вторым входами элементов И 22 и ИЛИ 31, с вторым выходом блока 34 и с входом управления ключа 11, а выход - со счетным входом счетчика 15, выходы разрядов которого соединены с вторыми входами элементов И 26, а вход установки "0" - с первым входом элемента ИЛИ 28, со счетным входом счетчика 17 и с выходом переполнения счетчика 16. Счетный вход последнего соединен с выходом элемента ИЛИ 29, первый и второй входы которого соединены с выходами элементов И 22 и 25. Последний из них соединен с первым входом элемента ИЛИ 32 и с входом первого старшего разряда счетчика 18, вход первого среднего разряда которого соединен с выходом элемента ИЛИ 33. Остальные входы средних и младших разрядов соединены с выходами элементов И 26, кроме среднего, выход которого соединен с вторым входом элемента ИЛИ 33. Первый вход элемента ИЛИ 33 соединен с выходом элемента И 24, первый вход которого соединен с первым и управляющим входами элементов ИЛИ 31 и ключа 10 и с первым выходом блока 34. Первый и четвертый входы блока 34 соединены с выходами нуль-органа 13 и компаратора 12, а пятый выход и третий вход - с входами управления вычитанием и установки "0" счетчика 18, последний из которых соединен с одноименным входом счетчика 17 и с выходом элемента И 23. Первый вход элемента И 23 соединен с третьим выходом блока 34. Выходы старших разрядов счетчика 18 соединены с входами элемента ИЛИ 30, последний вход которого соединен с выходом элемента ИЛИ 31, с входом управления ключа 9 и через формирователь 27 с вторым входом элемента ИЛИ 32. Выход элемента ИЛИ 32 соединен с входом линии 20 задержки, выходы звеньев которой соединены с первыми входами элементов И 26, а выход - с первым входом элемента И 25. Выходы интегратора 7 и ключа 9 и первые входы нуль-органа 13 и компаратора 12 объединены, второй вход последнего соединен с выходом источника 14 и с входом ключа 10. Выход ключа 10 и выход ключа 11 соединены с входами сумматора 8, выход которого соединен с входами интегратора 7 и ключа 9.

В блоке 34 первый вход соединен с первым входом элемента И 41 и с входом "0" триггера 36, второй вход - с вторым входом элемента И 39, третий вход - с входом "1" триггера 37, четвертый вход - с первым входом элемента ИЛИ 43, первый и второй выходы - с входами элемента ИЛИ 42, и с выходами "1" триггеров 36 и 37. Последний объединен с первым входом элемента И 39, третий и четвертый выходы - с входом и выходом генератора 38, первый из которых объединен с выходом элемента И 40, пятый выход - с первым входом последнего и с выходом "0" триггера 36. Вход "1" триггера 36 соединен с выходом элемента ИЛИ 43, второй вход которого соединен с выходом элемента И 41. Второй вход элемента И 41 соединен с выходом элемента И 39 и с входом "0" триггера 37, выход "0" которого соединен с вторым входом элемента И 40. Выход элемента ИЛИ 42 соединен с выходом элемента 35.

Предлагаемый АЦП работает следующим образом.

При включении питания на время переходных процессов на шинах питания накопительный элемент 35, который может быть выполнен, например, на конденсаторе и резисторе, подключением к шине питания, поддерживает на выходе сигнал с нулевым уровнем. Этот сигнал через элемент ИЛИ 42 поддерживает также нулевой уровень на выходах "1" триггеров 36 и 37, что обеспечивает их установку в нулевое состояние. Сигналы с их выходов "0" с помощью элемента И 40 образуют сигнал 45, который выключает из работы генератор 38 и разрешает работу элемента И 23. Отсутствие сигналов 48 и 49 на выходах "1" триггеров 37 и 36 обеспечивает, во-первых, отключение преобразуемого U_х и опорного напряжений с помощью ключей 11 и 10 от сумматора 8, а, во-вторых, обеспечивает отсутствие сигнала 56 с выхода элемента ИЛИ 31, благодаря чему ключ 9 находится в замкнутом состоянии и интегратор 7 выключен из работы. В этом состоянии АЦП готов к началу выполнения преобразования.

Преобразование в АЦП выполняется по внешним импульсам 44 синхронизации, временной интервал Т_и между которыми определяет время интегрирования U_х.

Как и в прототипе, время Т_и может изменяться от Т_о - минимального его значения до р_оТ_о - наибольшего времени интегрирования U_х. В прототипе временной квант работы АЦП равен t = T_o/N_o, а время Т_иоценивается величиной

Т_и = (pN_o + n)t = p (N_o + n/p)t.

В предлагаемом АЦП величина временного кванта уменьшена в р_о раз, т. е. он равен t/р_о, и соответственно в р_о раз увеличены емкости счетчиков, участвующих в получении р и n/р, которые определяют цифровое значение величины Т_и.

Работа АЦП начинается по первому импульсу 44, который устанавливает в "0" счетчик 16 и делитель 19, пройдя через элемент ИЛИ 28, а также, пройдя через элемент И 23 (импульс 50), счетчики 17 и 18 и в "1" триггер 37. Сигнал 48 последнего с помощью ключа 11 подключает U_х к сумматору 8 и далее к интегратору 7, который включается в работу, так как ключ 9 этим сигналом, прошедшим через элемент ИЛИ 31, размыкается и начинается интегрирование U_х.

С появлением сигнала 48 разрешается работа элементов И 21 и 22, снимается сигнал 45 и включается в работу генератор 38, имеющий частоту повторения импульсов p_o/t, которая определяет временной квант t/p_оработы АЦП.

Эти импульсы проходят через элементы И 22 и ИЛИ 29 на счетный вход счетчика 16. Его емкость N_с увеличена в р_о раз по сравнению с емкостью N_о прототипа (N_c = N_o/p_o).

Через время T_o = N_ct/p_o, как и в прототипе, на выходе переполнения счетчика 16 появляются импульсы, которые подсчитываются счетчиком 17. За время Т_и таких импульсов может быть р, а в интервалах времени Т_о между ними по текущему значению кода р с помощью делителя 19 выполняется формирование импульсов с периодом повторения p t/p_o. Эти импульсы проходят через элемент и 21 и подсчитываются счетчиком 15.

Делитель частоты может быть выполнен по схеме, приведенной в прототипе, или, например, на основе счетчика, в который записывается код р и выполняется вычитание импульсов входной частоты до получения кода "0", по которому разрешается работа элемента И. Через этот элемент проходит импульс, сдвинутый во времени относительно входных импульсов, на выход делителя частоты и на вход записи кода р в счетчик. Эти циклы повторяются с частотой, уменьшенной в р раз, т. е. на выходе появляются импульсы по прошествии р входных импульсов. Синхронизация работы делителя частоты осуществляется импульсами по входу установки "0", по которым в счетчик записывается код р. При нулевом коде р запрещается работа элемента И и делителя частоты.

К окончанию Т_и в младших разрядах счетчика 16, имеющих емкость р_о, получен код , а в старших разрядах с емкостью N_о - код n , т. е. получен общий код (nр_о + ). За это время в счетчике 17 образован код р, а в счетчике 15 - код n_д= . В прототипе код n/р формировался при использовании временного кванта, равного pt, и поэтому он имел погрешность , так как

nt= (pt)n_д+(p-1)t

и

n_д= - .

В данном АЦП точность получения n_д повышена, так как используемый временной квант равен p t/p_o, а

(np_o+) = n_д(p)+(P-1)

и

n_g= - = p_on/p+/p- .

Код n/р будет получен в старших разрядах счетчика 15, а код /р - в его младших разрядах, имеющих емкость р_о.

Погрешность в n_д меньше единицы младшего разряда, вес которого по сравнению с прототипом уменьшен в р_о раз, соответственно во столько же раз уменьшена и эта погрешность.

В течение Т_и в результате интегрирования U_х интегратором 7 на его выходе будет изменение напряжения -U_и 46 -U_и = -kU_х Т_и, которое при определенных величинах U_х и Т_и может достичь напряжения 47 -U_о, которое принято, как в прототипе, равным рабочему диапазону интегратора.

Для исключения работы интегратора 7 с напряжениями, превышающими этот рабочий диапазон, напряжение -U_и сравнивается компаратором 12 с напряжением 47, равным -U_о. При -U_и = -U_о компаратор срабатывает и его выходной импульс 53 проходит через элемент ИЛИ 43 и устанавливает в "1" триггер 36. Его выходной сигнал 49 с помощью ключа 10 подключает к сумматору 8 опорное напряжение -U_о и разрешает работу элемента И 24. Начиная с этого момента, в интеграторе 7 выполняется режим компенсации при интегрировании напряжения (U_x - U_o) 0 и его выходное напряжение 46 увеличивается, а счетчиком 18 подсчитываются импульсы генератора 38, прошедшие через элементы И 24 и ИЛИ 33 на счетный вход его первого среднего разряда.

Счетчик 18 имеет три группы разрядов: младшие с емкостью N_о, средние с емкостью р_о и старшие с емкостью N_oр_о. Если вес первого старшего разряда принять равным единице, то вес первого среднего разряда равен 1/р_о, а первого младшего разряда - 1/N_oр_о. Выходные импульсы, поступающие на счетные входы разрядов счетчика 18, в нем суммируются или вычитаются с учетом этих величин и они используются в выражениях для получаемых кодов.

За время Т_к выполнения режима компенсации в первый средний разряд счетчика 18 поступает N_к импульсов

N_к= = n_кp_о+_к, которые образуют код

.

Окончание Т_и определяется по второму импульсу 44, который устанавливает в "0" счетчик 16 и проходит через элемент И 39, образуя импульс 51, а он устанавливает в "0" триггер 37, сигнал 48 которого снимается и отключает от интегратора U_х. Если к этому моменту времени на выходе интегратора 7 U_и1 0, о чем подтверждает сигнал 52 нуль-органа 13, и триггер 36 находился в "0", то импульс 51 проходит через элементы И 41 и ИЛИ 43 и устанавливает его в "1".

Режим компенсации, который выполнялся в течение Т_к, на этом заканчивается, а сигнал 49 триггера 36 подключает (или поддерживает включенным) к интегратору 7 напряжение -U_о для выполнения режима разынтегрирования остаточного напряжения -U_и1.

Величина -U_и1 определяется по результату интегрирования U_х в течение Т_и и выполнения компенсации в течение Т_к, т. е.

-U_и1 = к U_x ( T_и - Т_к ) -к (U_o - U_x ) Т_к

и

-U_и1 = к U_x Т_и - к U_o Т_к.

При этом необходимо отметить, что в зависимости от соотношения величин U_х и Т_и компенсации можно достигнуть до окончания Т_и. В этом случае снятие сигнала 52 устанавливает в "0" триггер 36 и отключает от интегратора напряжение -U_о, но он продолжает выполнение интегрирования напряжения U_х до окончания Т_и. Для этого случая между Т_к и Т_р будет временной промежуток.

Подобные случаи могут происходить не для всех величин U_х. Так, например, если в АЦП принять, как и в прототипе, следующие соотношения: U_x = 0 - U_m, U_m = U_о и при их интегрировании выходное напряжение интегратора -U_и достигает допустимого рабочего диапазона -U_о за время Т_о, т. е. коэффициент интегрирования K = 1/Т_о, то для U_x= U_m или U_x= U_m окончание Т_к в течение Т_и происходит при Т_и 5 1/3 Т_о, а для U_x = 1/2 U_m - при Т_и 4 Т_о. Преобразование U_x = U_m не приводит к этому при всех значениях Т_и = T_o - p_oT_o.

Процесс разыинтегрирования -U_и1 напряжением -U_о продолжается в течение Т_р до выполнения равенства -U_и1 + kU_oТ_р = 0, когда сигнал 52 снимается и устанавливает в "0" триггер 36. Снятие его сигнала 49 отключает от интегратора 7 напряжение -U_о, снимает сигнал 56, который выключает из работы интегратор 7, запускает формирователь 27, образующий импульс 54, и формирует сигнал 45, который выключает из работы генератор 38.

За время Т_р, как и при режиме компенсации в течение времени Т_к, в первый средний разряд счетчика 18 от генератора 38 поступают импульсы, число которых равно

N_р= = n_рp_o+_р, и они увеличивают код N_к/р_о на N_р/р_о, сформировав код

N_x= = (n_к+n_р)+ = n_x+_x/p_o.

Изменение напряжения -U_и на выходе интегратора за время Т_и, Т_к и Т_рможно описать следующим выражением:

kU_x(Т_и - Т_к) - k(U_o - U_x) Т_и - k U_o Т_р = 0, откуда

= U.

В этом выражении величина U_х представляет собой среднее значение преобразуемого напряжения за время Т_и, полученное в результате интегрировании U_х.

С увеличением Т_и величина интеграла от преобразуемого напряжения увеличивается, это позволяет повысить относительную точность в получении величины U_х, т. е. получать результат преобразования с меньшим квантом. Если, как и в прототипе, принять наименьшее время интегрирования равным T_o = N_ot = N_op_o (t/p_o), которому соответствует величина кванта = U_o/N_o, то для Т_и 2Т_о квант результата преобразования может быть уменьшен и для каждого из интервалов времени Т_и = рТ_о - (р + 1) Т_о равен _р = /р = U_o/N_op.

Величину Т_и с учетом временного кванта t/р_о, используемого для получения р и n_д, можно представить в виде

Т_и = (p N_op_o + n p_o + ) t/p_o, а величины Т_к и Т_р соответственно

Т_к = (n_кp_o + _к) t/p_o

и

Т_р = (n_pp_o + _p) t/p_o.

Используя эти величины в выражении U_х, а также значения n_д, n_x и _р, получают

= U = =

= = _рx_р, где Х_р представляет собой частное от деления кода N_х, находящегося в счетчике 18, на величину 1 + n_д/N_op_o.

Величина Х_р формируется с помощью счетчика 18, линии 20 задержки и элементов И 25, 26 и ИЛИ 30 и 33.

С окончанием Т_р, когда снимается сигнал 56, сигнал 57 остается, так как в счетчике 18 находится код N_х, и он разрешает работу группы элементов И 26 и элемента И 25.

Импульс 54 через элемент ИЛИ 32 поступает на вход многозвенной линии 20 задержки, каждое звено которой может быть выполнено, например, на формирователе импульсов ил на пассивных LC-элементах, или на основе их комбинаций. На выходах ее звеньев последовательно во времени появляются импульсы, которые проходят только через те элементы И 26, у которых на входах от разрядов счетчика 15 присутствуют сигналы "1" кода n_д. С выходов элементов И 26, соответствующих разрядам счетчика 15, импульсы поступают на счетные входы соответственно младших и средних разрядов счетчика 18, на вход управления вычитанием которого подан сигнал с выхода "0" триггера 36. Благодаря этому в счетчике 18 выполняется поразрядное вычитание кода n_д/N_op_o.

Импульс с выхода последнего звена линии 20 задержки проходит через элемент И 25 на счетный вход первого старшего разряда счетчика 18, уменьшая код N_х на единицу, и через элемент ИЛИ 32 на вход линии 20 задержки. Так начинается следующий цикл ее работы. Циклы уменьшения кода N_х в счетчике 18 повторяются в течение времени 55 Т_с до получения кода "0" в старших его разрядах, по которому сигнал 57 снимается, работа элементов И 25 и 26 запрещается.

В течение Т_с импульсы с выхода элемента И 25 проходят также через элемент ИЛИ 29 на счетный вход счетчика 16, в котором подсчитываются. Число этих импульсов равно Х_р, так как в счетчике 18 выполнена операция вычитания, описываемая выражением

N_x - X_p (1 + n_д/N_op_o)

или

x_р= .

Таким образом, с окончанием Т_с в счетчике 16 сформирован результат преобразования Х_р, который передается по шине 5, а о его готовности информирует снятие сигнала 57 на шине 4, при этом по шине 6 передается код р, который характеризует величину кванта _р = /р, соответствующую единице младшего разряда кода Х_р результата преобразования.

При U_х = 0 с окончанием Т_и сигналы 56 и 57 снимаются, операция вычитания в счетчике не выполняются, в счетчике 16 остается код Х_р = 0 и преобразование выполняется за время Т_и.

В отличие от прототипа, имеющего точность преобразования, определяемую квантом = U_o/N_o для всех значений времени интегрирования Т_и, которое может изменяться в диапазоне от Т_о до р_оТ_о, предлагаемый АЦП обеспечивает повышение точности результата преобразования с увеличением времени Т_и = рТ_о (р > 1), при котором уменьшается в р раз вес младшего разряда кода Х_р результата преобразования, соответствующий кванту _р = /р для Т_и, находящемуся в диапазоне временного интервала от рТ_о до (р + 1)Т_о.

Таким образом предлагаемый АЦП решает поставленную перед ним задачу по устранению недостатка прототипа, в сравнении с которым достигается повышение точности его работы. Это достигается благодаря тому, что исключены составляющие погрешности, присущие прототипу и возникающие при разряде конденсатора интегратора, когда превышается его рабочий диапазон, и при преобразовании кода n/р в напряжение, суммируемое с опорным напряжением при выполнении режима разынтегрирования, а погрешность при получении n/р уменьшена. Достигнуто это без изменения рабочего диапазона интегратора для всех значений времени измерения Т_и и при сохранении возможности задания по внешним сигналам произвольной длительности Т_и, изменяемой в широких пределах, включающих несколько периодов частоты помехи или ее гармоник, что необходимо для повышения точности и обеспечения подавления помех, положенных на преобразуемое напряжение.

Для оценки повышения точности в выражении для Х_р необходимо учесть погрешности, которые могут возникать от квантования временных интервалов при получении кодов N_х и n_д и от выполнения операции деления при получении Х_р. Наибольшая погрешность в Х_р будет при преобразовании U_x = U_m = U_о за время T_m = p_oT_o в код X_m = N_o/p_o, а наибольшие погрешности N_xи n_д равным соответственно и -1. В этом случае уравнение для определения Х_р с учетом погрешности 1, возникающей при выполнении операции деления, примет вид

x= 1. Для величины X_m = p_oN_o получают X_m¹ с числителем (p_oN_o 1/p_o) и знаменателем (p_oN_o - 1) 1/N_op_o:

x= 1 N_оp_о+1 1= p_оN_о+(2 )= N_оp_о+m, т. е. X_m¹ может отличаться от точного результата преобразования X_m на величину погрешности _m незначительно превышающую две единицы младшего разряда Х_р, которые соответствуют кванту преобразования p_o = U_o/N_op_o.

Это показывает, что наибольшая погрешность в Х_р может возникнуть при пpеобразовании за наибольшее время T_m = = p_oT_o наибольшего значения U_x = U_o, когда результат преобразования получается с наименьшим квантом р_о = /р_о, и эта погрешность может быть равной двум квантам р_о. Для этого наихудшего случая точность работы АЦП по сравнению с прототипом повышается почти в р_о/2 раза.

Необходимо отметить, что по сравнению с прототипом при реализации АЦП целесообразно для уменьшения времени Т_с и общего времени преобразования младшие и средние разряды счетчика 18, а также элементы И 25 и 26, ИЛИ 30 и 33 выполнить с использованием быстродействующих интегральных схем, например, серии 100 или 500. Это позволит упростить выполнение многозвенной линии 20 задержки.

Количественную оценку положительного эффекта, который получен при реализации предлагаемого АЦП, можно выполнить, используя параметры преобразователя-прототипа. Этот АЦП имеет точность 0,1% (N_о = 10³), Т_о = 20 мс, t = 20 10^-6 с, U_o = U_xm= 10 в, квант = 10 мВ. При реализации АЦП современная элементная база не вызывает трудностей обеспечения погрешностей интегратора, не превышающих величины , при его работе в течение нескольких периодов Т_о, например Т_m = 16 Т_о = 0,32 с, т. е. величина р_о может быть принята равной 16. В этом случае при преобразовании U_х = 10 В за время Т_и = 0,32 с точность повышена в 8 раз, а затраты времени на выполнение Т_с равны T_cm = (N_op_o)q , где q - число звеньев линии 20 задержки, которое на единицу больше числа разрядов кода Х_р, - время задержки одним ее звеном. При величине = 0,1 мкс и числе разрядов кода Х_р, равном 14, величина

T_сm= 1610³150,110^-6с= 24 мс.

Для этого случая по сравнению с прототипом в данном АЦП время на получение результата преобразования по окончании разынтегрирования также существенно уменьшается.