устройство для извлечения квадратного корня из разности квадратов двух величин

Формула изобретения

1. УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ ИЗ РАЗНОСТИ КВАДРАТОВ ДВУХ ВЕЛИЧИН, содержащее два блока выделения модуля, входы которых подключены соответственно к двум входам устройства, амплитудный селектор и сумматор, выход которого подключен к выходу устройства, выход одного из блоков выделения модуля подключен к первому входу амплитудного селектора, первый выход которого подключен к первому входу сумматора, отличающееся тем, что сумматор выполнен управляемым, а устройство дополнительно содержит блок деления, два управляемых делителя напряжения, двухуровневый компаратор и управляемый трехвходовый ключ, причем выход второго блока выделения модуля подключен к второму входу амплитудного селектора, второй выход которого подключен к первому информационному входу управляемого ключа, к входу первого управляемого делителя напряжения и к второму входу блока деления, первый вход которого подключен к первому выходу амплитудного селектора , выход первого управляемого делителя напряжения подключен к входу второго управляемого делителя напряжения и к второму информационному входу управляемого трехвходового ключа, выход второго управляемого делителя напряжения подключен к третьему информационному входу управляемого ключа, выход которого подключен к второму входу управляемого сумматора, выход блока деления подключен к входам управления управляемых делителей напряжения и к первому входу двухпорогового компаратора, два других входа которого подключены к двум шинам опорного напряжения, а выход компаратора подключен к управляющим входам управляемого сумматора и трехвходового ключа.

2. Устройство по п.1, отличающееся тем, что управляемый сумматор выполнен на двух операционных усилителях, два входа сумматора через входные резисторы подключены к первым входам операционных усилителей соответственно, вторые входы которых подключены к общей шине, в цепи обратных связей операционных усилителей через трехвходовые управляемые ключи включены по три масштабных резистора соответственно, управляющие входы ключей соединены с управляющим входом сумматора, выход второго операционного усилителя через ограничительный резистор подключен к первому входу первого операционного усилителя, выход которого подключен к выходу сумматора.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматики, содержащих функциональные преобразователи, а также в аналоговых и аналого-цифровых вычислительных машинах, в частности, при обработке сигналов, изменяющихся в широком динамическом диапазоне.

Известно устройство для извлечения квадратного корня их разности квадратов двух величин [1] , содержащее инверторы, два сумматора и блоки умножения и деления с цепями обратной связи.

Устройство, хотя и характеризуется достаточно высоким быстродействием, однако имеет низкую точность преобразования, неустойчиво при малых значениях входных сигналов и неработоспособно при отрицательных значениях разности квадратов двух величин.

Известно устройство для извлечения квадратного корня [2], содержащее операционные усилители, масштабные элементы и управляемые полевые транзисторы.

Устройство также имеет высокое быстродействие, но при этом характеризуется низкой точностью преобразования сигналов малой амплитуды, так как в этом случае сложно с достаточной точностью осуществить аппроксимацию квадратичной зависимости.

Известно устройство [3], содержащее операционный усилитель с масштабными резисторами, интегрирующий конденсатор, компаратор, RS-триггер, тактовый генератор, RС-фильтр и квадратичный импульсный измерительный преобразователь.

Погрешность преобразования такого устройства меньше, чем у предыдущего, однако она растет с увеличением динамического диапазона изменения амплитуд входных сигналов. Быстродействие преобразования также недостаточно из-за наличия инерционных элементов, таких как интегрирующие емкости и тактовый генератор, частота импульсов которого ограничена.

Наиболее близким техническим решением к заявляемому является устройство [4], которое содержит два блока выделения модуля и трехвходовый сумматор, к первому и второму входам которого подключены выходы блоков выделения модулей соответственно, амплитудный селектор, выделяющий наибольший из двух входных сигналов, выход которого подключен к третьему входу трехвходового сумматора, причем один из входов амплитудного селектора подключен к выходу одного из блоков выделения модуля, а другой вход - к выходу трехвходового сумматора.

Устройство характеризуется высоким быстродействием и возможностью работы в широком динамическом диапазоне, но погрешность преобразования достигает 10%, что обусловлено значительной погрешностью аппроксимации исходной нелинейной зависимости несколькими линейными отрезками.

Целью изобретения является уменьшение погрешности преобразования без ухудшения быстродействия.

Цель достигается тем, что в устройстве для извлечения квадратного корня из разности квадратов двух величин, содержащем два блока выделения модуля, входы которых подключены к двум входам устройства соответственно, амплитудный селектор и сумматор, выход которого является выходом устройства, выход одного из блоков выделения модуля подключен к первому входу амплитудного селектора, первый выход которого подключен к первому входу сумматора, сумматор выполнен управляемым, и в устройство введены блок деления, два управляемых делителя напряжения, двухпороговый компаратор и управляемый трехвходовый ключ, причем выход второго блока выделения модуля подключен к второму входу амплитудного селектора, второй выход которого подключен к первому входу управляемого ключа, к входу первого управляемого делителя напряжения и к второму входу блока деления, первый вход которого подключен к первому выходу амплитудного селектора, выход первого управляемого делителя напряжения подключен к входу второго управляемого делителя напряжения и к второму входу управляемого трехвходового ключа, выход второго управляемого делителя напряжения подключен к третьему входу управляемого ключа, выход которого подключен к второму входу управляемого сумматора, выход блока деления подключен к входам управления управляемых делителей напряжения и к первому входу двухпорогового компаратора, два других входа которого подключены к двум источникам опорного напряжения, а выход компаратора подключен к управляющим входам трехвходового ключа и управляемого сумматора, управляемый сумматор выполнен на двух операционных усилителях, два входа сумматора через входные резисторы подключены к первым входам операционных усилителей соответственно, вторые входы которых подключены к общей шине устройства, причем в цепи обратных связей операционных усилителей через трехвходовые управляемые ключи включены по три резистора соответственно, управляющие входы ключей подключены к управляющему входу сумматора, выход второго операционного усилителя через соответствующий резистор подключен к первому входу первого операционного усилителя, выход которого подключен к выходу сумматора.

Функциональная схема устройства представлена на фиг. 1.

Устройство содержит два блока 1 и 2 выделения модуля, амплитудный селектор 3, блок 4 деления, управляемые делители 5 и 6 напряжения, двухпороговый компаратор 7, трехвходовый управляемый ключ 8 и управляемый сумматор 9. Входы блоков 1 и 2 выделения модуля подключены к двум сигнальным входам устройства соответственно, их выходы подключены соответственно к двум входам амплитудного селектора 3, выход по максимальному сигналу которого подключен к первому входу блока 4 деления и к первому входу управляемого сумматора 9. Выход амплитудного селектора 3 по минимальному сигналу подключен к первому входу трехвходового управляемого ключа 8, к второму входу блока 4 деления и к входу управляемого делителя 5 напряжения, выход которого подключен к второму входу ключа 8 и к входу управляемого делителя 6 напряжения. Управляющие входы управляемых делителей 5 и 6 напряжения подключены к выходу блока 4 деления, этот же выход подключен к первому входу компаратора 7, второй и третий входы которого подключены к источникам опорного напряжения U"_оп и U""_оп, а выход - к управляющим входам управляемого трехвходового ключа 8 и управляемого сумматора 9.

Функциональная схема управляемого сумматора 9 представлена на фиг. 2.

Сумматор 9 построен на двух операционных усилителях 10 и 16, первые входы которых через резисторы 11 и 17 соответственно подключены к двум входам сумматора 9, а вторые их входы подключены к общей шине устройства. В цепь обратной связи операционных усилителей 10 и 16 включены по три резистора 13, 14, 15 и 19, 20, 21 соответственно, причем они включены через трехвходовые управляемые ключи: 12 для операционного усилителя 10 и 18 для операционного усилителя 16. Управляемые входы трехвходовых управляемых ключей 12 и 18 подключены к управляющему входу сумматора 9, который подключен к выходу двухпорогового компаратора 7. Согласующий резистор 22 включен между выходом операционного усилителя 16 и входом операционного усилителя 10.

Pабота устройства основана на принципе аппроксимации исходной функции f= тремя отрезками, одним - первым - линейным и двумя нелинейными для трех значений отношений аргументов K = x/y:

7 при x y или теми же уравнениями для K = y/x при y x .

Устройство работает следующим образом.

Сигналы U₁ и U₂ поступают на блоки 1 и 2 выделения модуля соответственно, и с их выходов модули этих сигналов U и U поступают на два входа амплитудного селектора 3, на первом и втором выходах которого выделяются сигналы U_макс и U_мин (имеются в виду модули этих величин). Эти сигналы поступают на первый и второй входы блока 4 деления, соответственно, на выходе которого формируется сигнал U₄=U, где U_o - напряжение, соответствующее случаю U_макс = U_мин. С выхода блока 4 деления сигнал поступает на управляющие входы управляемых делителей 5 и 6 и на первый вход компаратора 7, на второй и третий входы которого подаются опорные напряжения U"_оп и U""_оп. На первый вход управляемого ключа 8 поступает сигнал U_мин с второго выхода амплитудного селектора 3, на второй и третий входы управляемого ключа 8 поступают сигналы с управляемых делителей 5 и 6 напряжения. Для этих делителей сигнал U₄ с выхода блока 4 деления является управляющим и является фактически коэффициентом деления K(K U₄), на который управляемый делитель 5 напряжения делит входной сигнал U_мин. На его выходе формируется сигнал U₅ = , на выходе управляемого делителя 6 формируется сигнал U₆ = U_мин/K².

Сигнал U₄ с выхода блока 4 деления поступает также на двухуровневый компаратор 7, который формирует управляющие сигналы для управляемых ключей 8, 12 и 18. Компаратор 7 сравнивает поступающее на него напряжение U₄ двумя уровнями опорного напряжения U"_оп и U""_оп и формирует три уровня выходного напряжения: положительной логической "1", логического "0", отрицательной логической "1". Эти выходные сигналы в зависимости от уровня входного напряжения U₄ подключают синхронно на выход ключей 8, 12, 18 один из их входов. При этом на выход ключа 8 и соответственно на второй вход сумматора 9 проходит сигнал или U_мин, или U_мин/К, или U_мин/K², а в управляемом сумматоре 9 подключается один из трех резисторов в цепях обратной связи операционных усилителей 10 и 16.

На выходе управляемого сумматора 9 в зависимости от соотношения модулей максимальной и минимальной величин искомых сигналов К формируются напряжения

U"_вых = A₁U_макс - A₂U_мин = U_мин(A₁^.K - A₂); (1)

U""_вых = A₃U_макс - A₄U_мин/K = U_мин(A₃^.K - A₄/K); (2)

U"""_вых = A₅U_макс - A₆U_мин/K² = = U_мин(A₅^.K - A₆/K₂),(3) где шесть коэффициентов А₁...А₆ задаются соотношением сопротивлений трех резисторов в цепи обратной связи операционных усилителей 10 и 16 и сопротивлений их входных резисторов:

A₁ = ; A₃ = ; A₅ = ; A₂ = A₄ = ;

A₆ =

Таким образом, выходное напряжение устройства в зависимости от величины К представлено тремя функциями: линейной на первом участке и нелинейными на двух других участках.

Аппроксимация искомой функции U_{вых о}= тремя указанными функциями U"_вых, U""_вых, U"""_вых может быть осуществлена с достаточной степенью точности в зависимости от выбора величин коэффициентов A₁...A₆.

Записывают функцию U_выхo в следующем виде:

U_{вых о}= = =U (4)

Коэффициент U_мин является общим в выражениях (1, 2, 3) и (4), поэтому для оценки погрешности и выбора коэффициентов достаточно рассматривать выражения

f_o = (5)

f₁ = A₁ ^. K - A₂; (6)

f₂ = A₃ ^. K - A₄/K; (7)

f₃ = A₅ ^. K - A₆/K² (8)

Коэффициенты А₁...А₆ подбирают эмпирически с помощью построения семейства кривых и выбора той из них, которая ближе повторяет форму аппроксимируемой зависимости f_o. С наименьшей погрешностью аппроксимация осуществляется при следующих значениях коэффициентов А₁...А₆ и соответственно соотношениях резисторов управляемого сумматора 9;

A₁ = 4,42; A₂ = 4,31; A₃ = 1; A₄ = 0,6;

A₅ = 1,05; A₆ = 0,86;

= 4,42; = 1; = 1,05; = 0,975; = 0,6;

= 0,819; = 4,42

Аппроксимация искомой функции f_o(5) функциями f_i (6, 7, 8) осуществляется на участках, где ограниченные K выбраны также эмпирически:

для f₁ 1 < К < 1,05

(линейная функция (6)),

для f₃ 1,05 К < 1,27

(нелинейные функции (7, 8)).

для f₂ K 1,27.

Погрешность аппроксимации на трех указанных участках определяется:

₁ = 100% = 100%

₂ = 100% = 100%

₃ = 100% = 100%

Анализ значений погрешностей для К > 1 показывает, что 2%.

Полученное значение погрешности аппроксимации показывает, что погрешность преобразования заявляемым устройством более чем в 5 раз меньше, чем у прототипа, при этом быстродействие остается таким же высоким, как в прототипе из-за отсутствия инерционных блоков, таких как интегрирующий конденсатор и тактовый генератор (например, в [3]).

Все блоки устройства выполнены по известным схемам на стандартных элементах. Трехвходовые ключи 8, 12 и 18 выполнены на аналоговых ключах серии 590 КН и транзисторных сборках серии КТ 902, которые управляются положительными и отрицательными уровнями напряжения соответственно. Управляемый сумматор 9 построен на операционных усилителях типа 140УД6.