реверсивный регистр сдвига
Классы МПК: | G11C19/00 Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры |
Автор(ы): | Какурин Николай Яковлевич[UA], Макаренко Анна Николаевна[UA], Кузьмичев Евгений Михайлович[UA], Штефан Игорь Владимирович[UA] |
Патентообладатель(и): | Харьковский институт радиоэлектроники им.акад.М.К.Янгеля (UA) |
Приоритеты: |
подача заявки:
1991-01-11 публикация патента:
30.10.1994 |
Изобретение относится к вычислительной технике и может быть использовано в устройствах диагностирования и статистической обработки информации. Сущность изобретения: регистр содержит в каждом разряде JK-триггер 1, элементы И 2 - 5, элементы ИЛИ 6 - 8, в каждом разряде, кроме первого и последнего, элементы ИЛИ 9 - 11, в первом и последнем разрядах элемент ИЛИ 10. Введенные элементы ИЛИ 10, 11 обеспечивают режим уплотнения нулевых кодовых комбинаций как влево, так и вправо регистра. 1 ил.
Рисунок 1
Формула изобретения
РЕВЕРСИВНЫЙ РЕГИСТР СДВИГА, содержащий в каждом разряде JK-триггер, четыре элемента И, в каждом разряде, кроме первого и последнего, четыре элемента И, в первом и последнем разрядах - три элемента ИЛИ, причем прямой выход JK-триггера каждого разряда, кроме последнего, соединен соответственно с первым входом первого элемента И последующего разряда, а прямой выход JK-триггера каждого разряда, кроме первого, соединен соответственно с первым входом второго элемента И предыдущего разряда, выходы первого и второго элементов И каждого разряда соединены с входами первого элемента ИЛИ, выход которого соединен с J-входом JK-триггера данного разряда, вторые входы первого и второго элементов И всех разрядов являются соответственно входами управления сдвигом вправо и сдвигом влево регистра, R- и C-входы JK-триггеров всех разрядов являются соответственно входами установки в "0" и синхронизации регистра сдвига, первый вход первого элемента И первого разряда является прямым входом для сдвига информации вправо регистра, а первый вход второго элемента И последнего разряда - прямым входом для сдвига информации влево регистра, прямой выход JK-триггера последнего разряда является прямым выходом при сдвиге информации вправо регистра, а прямой выход JK-триггера первого разряда - прямым выходом при сдвиге информации влево регистра, выходы третьего и четвертого элементов И каждого разряда соединены с входами второго элемента ИЛИ, выход которого соединен с K-входом JK-триггера данного разряда, первый вход третьего элемента И первого разряда является инверсным входом для сдвига информации вправо регистра, а первый вход третьего элемента И каждого из остальных разрядов соединен с инверсным выходом JK-триггера предыдущего разряда, первый вход четвертого элемента И последнего разряда является инверсным входом для сдвига информации влево регистра, а первый вход четвертого элемента И каждого из остальных разрядов соединен с инверсным выходом JK-триггера предыдущего разряда, второй вход третьего элемента И каждого разряда, кроме последнего, соединен с выходом третьего элемента ИЛИ данного разряда, а второй вход четвертого элемента И каждого разряда, кроме первого и последнего, соединен с выходом четвертого элемента ИЛИ данного разряда, второй вход третьего элемента И последнего разряда соединен с выходом третьего элемента ИЛИ данного разряда, третьи входы третьего и четвертого элементов И всех разрядов являются входами управления соответственно сдвигом вправо и сдвигом влево регистра, вторые входы третьего элемента И последнего разряда и четвертого элемента И первого разряда являются вторым управляющим входом регистра сдвига, первый и второй входы третьего элемента ИЛИ каждого разряда, кроме последнего, соединены соответственно с инверсным выходом JK-триггера и с вторым входом третьего элемента И последующего разряда, а первый и второй входы четвертого элемента ИЛИ каждого разряда, кроме первого и последнего, и первый и второй входы третьего элемента ИЛИ последнего разряда соединены соответственно с инверсным выходом JK-триггера и с вторым входом четвертого элемента И предыдущего разряда, отличающийся тем, что в каждый разряд введены пятый и шестой элементы ИЛИ, а в первый и последний разряды - пятый элемент ИЛИ, причем третий вход первого элемента и последнего разряда соединен с третьим входом второго элемента И первого разряда, с вторым входом пятого элемента ИЛИ предпоследнего разряда, с вторым входом шестого элемента ИЛИ второго разряда и является входом управления уплотнением нулей регистра, выход пятого элемента ИЛИ каждого разряда, кроме первого и последнего, соединен с третьим входом первого элемента И данного разряда и с вторым входом пятого элемента ИЛИ предыдущего разряда, первый вход пятого элемента ИЛИ каждого разряда, кроме последнего, соединен с прямым выходом JK-триггера последующего разряда, выход шестого элемента ИЛИ каждого разряда соединен с третьим входом второго элемента И данного разряда и в каждом разряде, кроме последнего , с вторым входом шестого элемента ИЛИ последующего разряда, первый вход шестого элемента ИЛИ соединен с прямым выходом JK-триггера предыдущего разряда, выходы пятых элементов ИЛИ первого и последнего разрядов подключены к третьим входам соответственно первого и второго элементов И первого и последнего разрядов, первый вход пятого элемента последнего разряда соединен с прямым выходом JK-триггера последнего разряда.Описание изобретения к патенту
Изобретение относится к вычислительной технике и может быть использовано в устройствах диагностирования и статистической обработки информации. Цель изобретения - расширение функциональных возможностей реверсивного регистра сдвига за счет использования его также в режимах уплотнения нулей кодовых комбинаций как влево, так и в право регистра. Введение в известный резистор сдвига в каждую ячейку, кроме первой и последней, пятого и шестого элементов ИЛИ, в первую ячейку пятого элемента ИЛИ, в последнюю ячейку шестого элемента ИЛИ, а также новых связей позволяет расширить функциональные возможности реверсивного регистра сдвига за счет возможности уплотнения нулей кодовой комбинации как вправо, так и влево регистра. На чертеже показана схема регистра. Реверсивный регистр сдвига содержит в каждой ячейке памяти IK-триггер 1, первый 2, второй 3, третий 4 и четвертый 5 элементы И, в каждой ячейке, кроме первой и последней, первый 6, второй 7, третий 8, четвертый 9 элементы ИЛИ, пятый 10 и шестой 11 элементы ИЛИ, в каждой ячейке, кроме первой, первый, второй, третий, четвертый и пятый элементы ИЛИ, в каждой ячейке, кроме последней, первый, второй, третий, четвертый и шестой элементы ИЛИ, шины управления направлением сдвига вправо 12 и влево 13, вход 14 сброса регистра, вход 15 сдвига, прямой 16 и инверсный 17 информационные входы регистра и выход 18 информации в прямом последовательном коде при сдвиге вправо, прямой 19 и инверсный 20 информационные парафазные входы регистра и выход 21 информации в прямом последовательном коде при сдвиге влево, вход 22 управления режимом сдвига - уплотнение единиц и вход 23 управления режимом сдвиг - уплотнение нулей. Регистр сдвига работает следующим образом. Реверсивный регистр сдвига в зависимости от сигналов управления, подаваемых на входы 22 и 23 управления режимами, может работать в трех режимах: сдвига кода вправо или влево, уплотнения (сжатия) единиц кодовой комбинации вправо или влево и уплотнения (сжатия) нулевой кодовой комбинации вправо или влево. При единичных значениях сигналов управления на входах 22 и 23 регистр работает в режиме сдвига кода. Вследствие единичных значений сигналов на вторых входах всех третьих 8, четвертых 9, пятых 10 и шестых 11 элементов ИЛИ, а также на третьих входах всех первых, вторых, третьих и четвертых элементов И в зависимости от значения сигналов на шинах реверса замкнуты связи между прямым и инверсным выходами IK-триггера 1 и i-й ячейки и соответственно I- и К-входом IK-триггера 1 (I+1)-й ячейки (i = (i=![реверсивный регистр сдвига, патент № 2022372](/images/patents/451/2022372/2022372-2t.gif)
![реверсивный регистр сдвига, патент № 2022372](/images/patents/451/2022372/2022372-3t.gif)
![реверсивный регистр сдвига, патент № 2022372](/images/patents/451/2022372/2022372-4t.gif)
![реверсивный регистр сдвига, патент № 2022372](/images/patents/451/2022372/2022372-5t.gif)
Класс G11C19/00 Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры