способ переменной задержки сигнала

Формула изобретения

СПОСОБ ПЕРЕМЕННОЙ ЗАДЕРЖКИ СИГНАЛА, основанный на пропускании сигнала через динамическую систему с переменными параметрами, воспроизводящую линейное дифференциальное уравнение с переменными коэффициентами, определяющими величину задержки сигнала, отличающийся тем, что параметры системы изменяют по закону (t) связанному с заданной задержкой (t) уравнением

[t - (t)] = (t) .

Описание изобретения к патенту

Изобретение относится к радиоэлектронике и автоматике, предназначено для получения изменяющейся во времени по известному закону задержки сигнала и может быть использовано для обработки сигналов в реальном масштабе времени и для аналогового моделирования на основе штатных блоков АВМ.

Наиболее близок к предлагаемому способ переменной задержки (t) сигнала х(t), заключающийся в том, что сигнал пропускают через замкнутую систему с интеграторами, описываемую обыкновенным линейным дифференциальным уравнением с переменными коэффициентами. При этом параметры системы, определяющие величину задержки сигнала, изменяют ступенчато по закону *(t), аппроксимирующему непрерывный в общем случае закон (t). В течение k-го интервала *(t)= _к= const. Таким образом, здесь точность реализации закона изменения задержки (t) невысока.

Цель изобретения - повышение точности.

На фиг. 1 и 2 показаны структурные схемы устройств переменной задержки первого и второго порядков соответственно, реализующих предлагаемый способ.

Устройство задержки на интеграторах описывается дифференциальным уравнением

(^n/n!)yⁿ = x (1) или дифференциальным уравнением

[(/2)^n/n!]yⁿ = [(-/2)^n/n!]xⁿ , (2) где x⁽ⁿ⁾ и y⁽ⁿ⁾ - производные n-го порядка от входного x(t) и выходного y(t) сигналов; = (t) - закон изменения коэффициентов уравнений. Естественно, что в реальном устройстве на интеграторах количество слагаемых в суммах конечное. Для объяснения предлагаемого способа рассмотрим идеальные устройства, описываемые уравнениями (1) и (2), с бесконечным числом слагаемых (n изменяется от 0 до ). При этом суммы представляют собой ряды Тейлора (2), и равенства (1), (2) могут быть переписаны в виде

y[t + (t)] = x(t); (3)

y[t + (t)/2] = x [t - (t)/2] (4)

Равенство (3) не нарушается при одинаковом сдвиге по времени левой и правой частей на (t). При этом

y{t - (t) + [t- (t)]} = x [t - (t)]. (5)

Выполнение равенства

[t- (t)] = (t) (6) ведет к тому, что выражение (5) принимает вид

y(t) = x[t - (t)] (7)

Путем временного сдвига левой и правой частей равенства (4) на (t)/2 аналогично доказывается, что при выполнении условия (6) равенство (4) также принимает вид (7). Сдвигая левую и правую части равенства (6) на + 0(t) по времени, получают равносильное ему равенство

(t) = [t+ (t)]. (8)

Итак, доказано следующее. Если параметры системы с интеграторами (t) изменять по закону (6) или (8), то выходной сигнал y(t) запаздывает по отношению к входному сигналу х(t) на время (t) (согласно выражению (7)).

Примеры, иллюстрирующие связь между законами (t) и (t).

П р и м е р 1. Пусть требуется осуществить задержку (t)= t + T, = const, T= const. В этом случае уравнение (8) принимает вид (t)= [t+ (t)] + T, откуда следует, что

(t) = ( t+ T)/(1- ).

В случае = 0 (постоянная задержка) (t)= (t) = T. Чем ближе к единице, тем больше (t) отличается от (t). Случай = 1 при данном способе неосуществим, так как = , случай > 1 также неосуществим из-за неустойчивости дифференциальных уравнений (1) и (2).

П р и м е р 2. Пусть требуется осуществить задержку (t) = t ,, T= const. Тогда согласно выражению (8)

(t) = , откуда следует, что

(t) = T/2 + .

Если в выражениях (1) и (2) заменить на =const, получают дифференциальные уравнения с постоянными коэффициентами, которые обычно используют для реализации постоянной задержки. Коэффициенты в уравнении (2) несколько изменяют, пользуясь так называемым приближением Паде. Однако не существует раз и навсегда заданных наилучших значений коэффициентов. Пользуясь различными критериями оптимальности, получают различные наборы значений для коэффициентов.

При попытке в уравнения (1) и (2) вместо подставить переменную задержку (t) получают уравнения, непригодные для реализации переменной задержки (t). В самом деле пусть

[ⁿ(t)/n!]yⁿ = x .

Тогда y [(t + (t)] =x (t);

y{t - (t) + [t- (t)]} = x[t- (t)].

Но (t) [t-(t)], поэтому полученное выражение не равносильно выражению (7). Теперь становится понятным, зачем в способе-прототипе непрерывный закон (t) аппроксимирован ступенчато изменяющейся зависимостью *(t) и как в предлагаемом способе удалось избежать этой погрешности.

Рассмотрим простейшие примеры реализации способа. Если в уравнении (2) ограничиться первыми двумя членами ряда Тейлора, получают дифференциальное уравнение первого порядка:

y + (/2) y^I = x-(/2) x^I. (9)

Это уравнение описывает работу устройства, представленного на фиг. 1, состоящего из сумматоров 1 и 2, блока 3 переменного коэффициента и интегратора 4. Инверсный вход сумматора 1 соединен с входным зажимом устройства и инверсным входом сумматора 2. Выход сумматора 1 соединен с входом блока 3 переменного коэффициента, осуществляющего перемножение входного сигнала на формируемый этим блоком переменный коэффициент 2/ (t). Выход блока 3 соединен с входом интегратора 4, выход которого соединен с прямым входом сумматора 2. Выход сумматора 2 соединен с выходным зажимом устройства и прямым входом сумматора 1.

Пройдя от входа устройства к выходу и записав сигналы во всех точках, можно составить уравнение

y = - (y-x)dt-x , (10) продифференцировав обе части которого, легко убедиться в его равносильности уравнению (9).

Если в уравнении (1) ограничиться первыми тремя членами ряда Тейлора, получают дифференциальное уравнение второго порядка:

y + y^I + (²/2) y^II= x (11)

Это уравнение описывает работу устройства фиг. 2, состоящего из интеграторов 5 и 6, сумматоров 7 и 8 и блоков 9 и 10 переменных коэффициентов. Вход интегратора 5 соединен с выходом сумматора 8, входы которого соединены с выходами блоков 9, 10 переменных коэффициентов. Выход интегратора 5 соединен с входом интегратора 6 и с входом блока 9 переменного коэффициента, выход интегратора 6 соединен с выходным зажимом устройства и инверсным входом сумматора 7, прямой вход которого соединен с входным зажимом устройства, а выход - с входом блока 10 переменного коэффициента.

По выходному сигналу интегратора 6 y(t) можно определить его входной сигнал [-y^I (t)] и входной сигнал интегратора 5 y^II (t), который, кроме того, равен выходному сигналу сумматора 8, т.е.

y = - y+ (x-y) . (12)

Уравнение (12) равносильно уравнению (11). Блоки 3,9 переменных коэффициентов содержат формирователь сигнала 2/ (t) и умножитель, блок 10, кроме того, содержит квадратор.

Итак, показано, что в предлагаемом способе параметры системы, осуществляющей задержку сигнала, изменяют по закону (t), в точности соответствующему требуемой задержке (t), а в способе-прототипе параметры системы, осуществляющей задержку сигнала, изменяют по приближенному закону *(t). Таким образом, предлагае- мый способ точнее способа-прототипа. Следовательно, при равной точности устройств устройство, реализующее предлагаемый способ, проще и дешевле устройства, реализующего способ-прототип.