цифровое устройство для измерения коэффициента гармоники напряжения

Формула изобретения

1. ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ КОЭФФИЦИЕНТА ГАРМОНИКИ НАПРЯЖЕНИЯ, содержащее масштабный преобразователь, входы которого соединены с входными клеммами устройства, а выходы подключены к входам последовательно соединенных коммутатора фаз, преобразователя аналог - код и блока памяти, управляющие входы каждого из которых соединены с соответствующими выходами блока управления, одним выходом подключенного к счетному входу первого счетчика, выход переноса которого соединен со счетным входом второго счетчика, выход переполнения которого подключен к входу блока управления, а выходы разрядов - к точке, объединяющей первые входы блока регистрации и первого умножителя, информационные входы первого и второго сумматоров-накопителей соединены с выходами второго и третьего умножителей соответственно, первыми входами подключенных к выходам блока реализации функции косинуса и блока реализации функции синуса соответственно, входы которых объединены и подключены к выходу первого умножителя, вторым входом соединенного с одним из выходов постоянного запоминающего устройства, другие выходы которого подключены соответственно к первым входам сумматора и четвертого умножителя, выход которого соединен с вторым входом регистратора, а второй вход - с выходом квадратора, информационные входы которого объединены параллельно с входами блока деления, выходом подключенного через последовательно соединенные блок реализации функции арктангенса, определитель знака и сумматор к третьему информационному входу блока регистрации, другие выходы блока управления соответственно соединены с стробирующими входами первого и второго сумматоров-накопителей, квадратора и регистратора, отличающееся тем, что, с целью повышения точности, в него введены блок выделения составляющей прямой последовательности напряжений, счетный триггер, с первого по четвертый ключи, с пятого по девятый умножители, второй блок реализации функции косинуса, второй блок реализации функции синуса, мультиплексор на два входа, с третьего по пятый сумматоры-накопители, второй и третий сумматоры, демультиплексор на два выхода, второй блок памяти, второй квадратор, блок извлечения квадратного корня и второй и третий блоки деления, причем выход первого блока памяти подключен к точке, объединяющей входы первого и второго ключей, управляющие входы которых соответственно объединены с входами управления третьего и четвертого ключей и подключены к прямому и инверсному выходам счетного триггера, входом соединенного со счетным входом первого счетчика, кодовые выходы которого подключены к входам третьего и четвертого ключей, выходами соединенных с третьими входами первого и пятого умножителей соответственно, первые и вторые входы которых объединены соответственно между собой, выход пятого умножителя подключен к входам вторых блоков реализации функции косинуса и синуса, выходами соединенных с первыми входами шестого и седьмого умножителей соответственно, вторые входы которых объединены с первым входом мультиплексора и подключены к выходу второго ключа, выход первого ключа соединен с вторыми входами второго и третьего умножителей, третьи входы которых объединены и подключены к соответствующему выходу постоянного запоминающего устройства, другим выходом соединенного с третьими входами шестого и седьмого умножителей, выход шестого умножителя подключен через мультиплексор к информационному входу третьего сумматора-накопителя, выход которого соединен с первым входом второго сумматора, вторым входом подключенного к выходу первого сумматора-накопителя, выход седьмого умножителя соединен с информационным входом четвертого сумматора-накопителя, выходом подключенного к первому входу третьего сумматора, второй вход которого соединен с выходом второго сумматора-накопителя, входы стробирования и сброса третьего и четвертого сумматоров-накопителей объединены с соответствующими входами первого и второго сумматоров-накопителей, входы установки нуля которых объединены и подключены к выходу переноса первого счетчика, выход второго сумматора подключен к первым входам первого квадратора и первого блока деления, вторые входы которых объединены и подключены к выходу третьего сумматора, а стробирующие входы объединены и подключены к соответствующему выходу блока управления, выход четвертого умножителя соединен с входом демультиплексора, первый выход которого подключен к информационному входу второго блока памяти, а второй выход - к точке, объединяющей входы второго квадратора и второго делителя, второй вход которого объединен с соответствующим входом третьего блока деления и подключен к выходу второго блока памяти, выход второго блока деления соединен через восьмой умножитель с четвертым входом блока регистрации, пятым входом подключенного через девятый умножитель к выходу третьего блока деления, первый вход которого подключен через последовательно соединенные пятый сумматор-накопитель и блок извлечения квадратного корня к выходу второго квадратора, один из выходов постоянного запоминающего устройства подключен к вторым входам восьмого и девятого умножителей, а другие выходы блока управления соответственно соединены с кодовым входом второго счетчика, с адресными входами мультиплексора и демультиплексора, с доступом постоянного запоминающего устройства и второго блока памяти со стробирующими входами второго квадратора, пятого сумматора-накопителя, блока извлечения квадратного корня, второго и третьего блоков деления, при этом выход переноса второго счетчика подключен к входу установки нуля пятого сумматора-накопителя.

2. Устройство по п.1, отличающееся тем, что блок выделения составляющей прямой последовательности включает в себя трехфазный трансформатор, содержащий три первичные обмотки, соединенные в треугольник, входы которых являются соответственно первым - третьим входами блока выделения прямой последовательности напряжения, и три вторичные обмотки, первая из которых выполнена с коэффициентом трансформации 1/3, а вторая и третья обмотки, каждая из которых состоит из первой и второй частей, выполнены с коэффициентом трансформации каждой части соответственно 1/6 и

,

причем выходы первой и второй вторичных обмоток являются выходами трехфазного трансформатора, вход первой вторичной обмотки соединен последовательно встречно через первые части второй и третьей вторичных обмоток, которые соединены согласно, с общей шиной, вход второй части второй вторичной обмотки соединен последовательно встречно через вторую часть третьей вторичной обмотки с общей шиной, фазовращатель на 90^o и сумматор, соединенные последовательно, причем первый и второй выходы трехфазного трансформатора соединены соответственно с вторым входом сумматора и входом фазовращателя на 90^o.

Описание изобретения к патенту

Изобретение относится к контролю качества электроэнергии и предназначено для измерения коэффициентов гармоники и несинусоидальности напряжений и их составляющей прямой последовательности в трехфазных электрических сетях.

Известно устройство, содержащее аналого-цифровой преобразователь, блок управления, цифровой нерекурсивный фильтр, масштабирующий блок, сумматор, два квадратора, делитель кодов и блок извлечения квадратного корня [1].

К недостаткам известного устройства можно отнести низкую точность и узкие функциональные возможности.

Наиболее близким к изобретению по технической сущности является устройство, содержащее масштабный преобразователь, преобразователь аналог-код (ПАК), коммутатор фаз, блок памяти, счетчики, постоянное запоминающее устройство (ПЗУ), блок реализации функции косинуса, блок реализации функции синуса, умножители, сумматоры-накопители, блок деления, блок реализации арктангенса, определитель знака, сумматор и блок регистрации [2].

Недостатком данного устройства является то, что оно может служить лишь анализатором гармоник фаз и не позволяет измерять уровни несинусоидальности напряжений, по которым оценивается качество электроэнергии. Кроме того, в известном устройстве гармонический анализ проводится по методу прямоугольников, что снижает точность измерений.

Целью изобретения является повышение точности за счет более полного учета при измерениях информационных составляющих трехфазных напряжений, что способствует значительному расширению функциональных возможностей устройства.

Это достигается тем, что в цифровое устройство, содержащее масштабный преобразователь, входы которого соединены с входными клеммами устройства, а выходы подключены к входам последовательно соединенных коммутатора фаз, преобразователя аналог-код и блока памяти, управляющие входы каждого из которых соединены с соответствующими выходами блока управления, одним выходом подключенного к счетному входу первого счетчика, выход переноса которого соединен со счетным входом второго счетчика, выход переполнения которого подключен к входу блока управления, а выходы разрядов - к точке, объединяющей первые входы блока регистрации и первого умножителя, информационные входы первого и второго сумматоров-накопителей соединены с выходами второго и третьего умножителей соответственно, первыми входами подключенных к выходам блока реализации функции косинуса и блока реализации функции синуса соответственно, входы которых объединены и подключены к выходу первого умножителя, вторым входом соединенного с одним из выходов постоянного запоминающего устройства, другие выходы которого подключены соответственно к первым входам сумматора и четвертого умножителя, выход которого соединен с вторым входом регистратора, а второй вход - с выходом квадратора, информационные входы которого объединены параллельно с входами блока деления, выходом подключенного через последовательно соединенные блок реализации функции арктангенса, определитель знака и сумматор к третьему информационному входу блока регистрации, другие выходы блока управления соответственно соединены со стробирующими входами первого и второго сумматоров-накопителей, квадратора и регистратора, в него введены блок выделения составляющей прямой последовательности напряжений, счетный триггер, с первого по четвертый ключи, с пятого по девятый умножители, второй блок реализации функции косинуса, второй блок реализации функции синуса, мультиплексор на два входа, с третьего по пятый сумматоры-накопители, второй и третий сумматоры, демультиплексор на два выхода, второй блок памяти, второй квадратор, блок извлечения квадратного корня и со второго по третий блоки деления, причем выход первого блока памяти подключен к точке, объединяющей входы первого и второго ключей, управляющие входы которых соответственно объединены с входами управления третьего и четвертого ключей и подключены к прямому и инверсному выходам счетного триггера, входом соединенного со счетным входом первого счетчика, кодовые выходы которого подключены к входам третьего и четвертого ключей, выходами соединенных с третьими входами первого и пятого умножителей соответственно между собой, выход пятого умножителя подключен к входам второго блока реализации функции косинуса и второго блока реализации функции синуса, выходами соединенных с первыми входами шестого и седьмого умножителей соответственно, вторые входы которых объединены с первым входом мультиплексора и подключены к выходу второго ключа, выход первого ключа соединен с вторыми входами второго и третьего умножителей, третьи входы которых объединены и подключены к соответствующему выходу постоянного запоминающего устройства, другим выходом соединенного с третьими входами шестого и седьмого умножителей, выход шестого умножителя подключен через мультиплексор к информационному входу третьего сумматора-накопителя, выход которого соединен с первым входом второго сумматора, вторым входом подключенного к выходу первого сумматора-накопителя, выход седьмого умножителя соединен с информационным входом четвертого сумматора-накопителя, выходом подключенного к первому входу третьего сумматора, второй вход которого соединен с выходом второго сумматора-накопителя, входы стробирования и сброса третьего и четвертого сумматоров-накопителей объединены с соответствующими входами первого и второго сумматоров-накопителей, входы установки "0" которых объединены и подключены к выходу переноса первого счетчика, выход второго сумматора подключен к первым входам первого квадратора и первого блока деления, вторые входы которых объединены и подключены к выходу третьего сумматора, а стробирующие входы объединены и подключены к соответствующему выходу блока управления, выход четвертого умножителя соединен с входом демультиплексора, первый выход которого подключен к информационному входу второго блока памяти, а второй выход - к точке, объединяющей входы второго квадратора и второго делителя, второй вход которого объединен с соответствующим входом третьего блока деления и подключен к выходу второго блока памяти, выход второго блока деления соединен через восьмой умножитель с четвертым входом блока регистрации, пятым входом подключенного через девятый умножитель к выходу третьего блока деления, первый вход которого подключен через последовательно соединенные пятый сумматор-накопитель и блок извлечения квадратного корня к выходу второго квадратора, один из выходов постоянного запоминающего устройства подключен к вторым входам восьмого и девятого умножителей, а другие выходы блока управления соответственно соединены с кодовым входом второго счетчика, с адресными входами мультиплексора и демультиплексора, с доступом постоянного запоминающего устройства и второго блока памяти, со стробирующими входами второго квадратора, пятого сумматора-накопителя, блок извлечения квадратного корня, второго и третьего блоков деления, при этом выход переноса второго счетчика подключен к входу установки нуля пятого сумматора-накопителя.

Блок выделения составляющей прямой последовательности включает трехфазный трансформатор, содержащий три первичные обмотки, соединенные в треугольник, входы которых являются соответственно пеpвым, вторым и третьим входами блока выделения прямой последовательности напряжений и три вторичные обмотки, первая из которых выполнена с коэффициентом трансформации, равным 1/3, а вторая и третья обмотки, каждая из которых состоит из первой и второй частей, выполнены с коэффициентом трансформации каждой части, соответственно равным 1/6 и , причем выходы первой и второй первичных обмоток являются соответственно выходами трехфазного трансформатора, вход первой вторичной обмотки соединен последовательно-встречно через первые части второй и третьей вторичных обмоток, которые соединены согласно, с общей шиной, вход второй части второй вторичной обмотки соединен последовательно-встречно через вторую часть третьей вторичной обмотки с общей шиной, фазовращатель на 90^о и сумматор, соединенные последовательно, причем первый и второй выходы трехфазного трансформатора соединены соответственно с вторым входом сумматора и входом фазовращателя на 90^о.

Из этого следует, что предлагаемое решение обладает признаками, отличающими его от прототипа, и соответствует критерию "новизна".

По отличительным существенным признакам проведен поиск известных решений в науке и технике. Известных решений не найдено. Следовательно, изобретение соответствует критерию "существенные отличия".

Принципиальное отличие предлагаемого устройства от прототипа заключается в том, что наличие блока выделения составляющей прямой последовательности напряжений, счетного триггера, ключей, мультиплексора, и блока извлечения квадратного корня, а также дополнительных умножителей, блоков реализации косинуса и синуса, сумматоров-накопителей, сумматоров, квадратора и блока памяти позволяет применить устройство в промышленной энергетике в качестве эксплуатационного прибора одновременного контроля уровней гармоник и несинусоидальности как напряжений всех фаз, так и их составляющих прямой последовательности, причем гармонический анализ в данном устройстве производится по методу Симпсона. Это способствует существенному расширению функциональных возможностей устройства и повышению точности измерений. Таким образом, разница в результате исследования прототипа и изобретения позволяет сделать вывод о соответствии последнего критерию "положительный эффект".

На чертеже представлена структурная схема предлагаемого цифрового устройства.

Цифровое устройство содержит масштабный преобразователь 1, блок 2 выделения составляющей прямой последовательности напряжений, коммутатор 3 фаз, преобразователь аналог-код 4, блок 5 памяти, блок 6 управления, счетчики 7 и 8, счетный триггер 9, ключи 10-13, умножитель 14, постоянное запоминающее устройство (ПЗУ) 15, блоки 16 и 17 реализации косинуса, блоки 18 и 19 реализации функции синуса, умножители 20-25, мультиплексор 26, сумматоры-накопители 27-30, сумматоры 31-33, квадратор 34, демультиплексор 35, квадратор 36, сумматор-накопитель 37, блок 38 извлечения квадратного корня, блоки 39-41 деления, умножители 42 и 43, блок 44 регистрации, блок 45 памяти, блок 36 реализации функции арктангенса и определитель 47 знака.

Блок 2 состоит из трехфазного трансформатора 48, сумматора 49 и фазовращателя 50 на 90^о.

В основу работы блока 2 при измерении составляющей прямой последовательности напряжений положен следующий принцип.

По методу симметричных составляющих комплекс напряжений прямой последовательности записывается

= (+ a + a)

(1) где - действующее значение напряжения прямой последовательности в комплексной форме;

, , - действующие значения фазных напряжений в комплексной форме;

a = e ^j ; a² = e ^-j , = 120^o - оператор поворота угла. Преобразовав выражение (1), получают



(2) Обозначают

= [+cos(+)] = [- (+)] = - (+);

(3)

= [sin(- )]= (- ).

(4) Подставив выражения (3) и (4) в уравнение (2), получают

= + j ,

(5) где , - действующие значения действительной и мнимой составляющих комплекса действующего значения напряжения прямой последовательности в комплексной форме соответственно.

Выражая уравнение (5) в мгновенном значении, получают

U₁(t) = V(t) + (t+T/4), (6) где U(t) = U_A(t) - [U_B(t) +U_C(t)] - мгновенное значение действительной части напряжения прямой последовательности;

(t + T/4) = [U_B(t) -U_C(t)] - мгновенное значение мнимой составляющей, причем Т/4 соответствует фазовому сдвигу напряжения (t) на +90^о;

Т - период напряжения исследуемой сети.

Таким образом, напряжение прямой последовательности может быть получено путем суммирования исходной трехфазной системы напряжений с определенным весом коэффициентом.

Исследуемое трехфазное напряжение или составляющую прямой последовательности можно представить в виде

U(t) =U_ткsin(kt + _к)

(7) где U_mк, к - амплитуда и начальная фаза составляющих спектра сети;

K= - номер гармоник.

С помощью ПАК напряжение U(t) представляется в равностоящих точках.

Дискретное преобразование Фурье такого сигнала имеет вид

S_k=U_(m)e^-j

(8) или в тригонометрической форме с применением метода Симпсона

S_(k)= U_(o)+ U_(m)+ 4U_(2m-1)cos -

- jU_(2m-1)sin + 2U_(2m) cos -

- jU_(2m)sin = A_к - jB_к

(9) Модуль и фаза спектральной мощности (9) определяют следующим образом

S_к = ;

(10)

Ф_к = arctg ,

(11) где S_к и Ф_к - модуль и фаза спектральной мощности соответственно. Тогда действующее значение k-й гармоники определяют из выражения

U_к= S_к,

(12) а начальная фаза k-й гармоники может быть представлена в виде

_к = Ф - ,

(13) Зная U_к, можно найти коэффициент гармоники K_U(к) и коэффициент несинусоидальности К_нсU в процентах соответственно по формуле

K_U(K)= 100 % ; k = ;

(14)

K = 100 , % .

(15)

Соотношения (3), (4), (6), (9)-(15) положены в основу работы предлагаемого устройства.

Исследуемое трехфазное напряжение сети понижается масштабным преобразователем 1 до необходимости уровня и подается одновременно на коммутатор 3 фаз и на блок 2. В блоке 2 трехфазная система напряжений U_A, U_B, B_C подается на первичные обмотки трехфазного трансформатора 48. На зажимах последовательного соединения трех вторичных обмоток образуется сумматорно-разностное напряжение U(t) = U_A - (U_B+ U_C). На выходе последовательного соединения двух вторичных обмоток формируется разностное напряжение

(t) = (U_B- U_C)

Напряжение V(t) поступает на второй вход сумматора 49, а напряжение (t) - на фазовращатель 50, осуществляющий фазовый сдвиг напряжения (t) на +90^о. Напряжение (t+T/4) с выхода фазовращателя поступает на первый вход сумматора 49. На выходе этого сумматора образуется напряжение U₁(t) = V(t) + (t+T/4), которое также поступает на коммутатор 3 фаз. Последний осуществляет выбор рода работ измерителя.

В зависимости от выбранного рода работ устройства исследуемый сигнал U(t) поступает на вход преобразователя аналог-код 4. В преобразователе аналог-код 4 происходит преобразование поступающей аналоговой информации в цифровой ее эквивалент, который записывается в блок 5 памяти. Работой ПАК 4 и блока 5 памяти управляет блок 6 управления.

После заполнения блока 5 данными измеритель переходит в режим обработки. При этом тактовые импульсы от блока 6 поступают на счетчик 7 текущей выборки номера m-ых импульсов и на счетный триггер 9, который переходит в следующее состояние по спаду этих импульсов, а счетчик 8, начальное условие работы которого задается сигналом по кодовым входам от блока 6, переходит в следующее состояние по сигналу переноса счетчика 7, т.е. по окончании текущей гармоники. При этом под управлением счетного триггера 9 выходные коды счетчика 7, соответствующие четному номеру импульсов 2m, через ключ 13 поступают на умножитель 23, а выходные коды, соответствующие нечетному номеру импульсов 2_m-1, через ключ 12 - на умножитель 14. На другие входы умножителей 14 и 23 прикладываются выходные коды счетчика 8 "К" и числа 2 /М, поступающие из ПЗУ 15. Таким образом, на выходах умножителей 14 и 23 формируются значения текущих аргументов функции косинуса и синуса, равные и и соответственно (формула 9). Сигнал с выхода умножителя 14 поступает на входы блока 16 реализации функции косинуса и блока 18 реализации функции синуса, на выходе которых образуются величины cos и sin , которые подаются на умножители 20 и 21 соответственно. Сигнал с выхода умножителя 23 аналогичным образом поступает на входы блока 17 реализации функции косинуса и блока 19 реализации функции синуса, на выходе которых формируются значения cos cos и sin , которые затем поступают на умножители 24 и 25 соответственно. На другие входы умножителей 24 и 25 и на один вход мультиплексора 26 прикладывается текущее значение выборки четного номера ординат U_(2m), поступающих из блока 5 памяти через ключ 11, а на другие входы умножителей 20 и 21 - текущее значение выборки нечетного номера ординат U_(2m-1) через ключ 10. При этом по нулевому адресу, указанному блоком 6 управления, мультиплексор 26 подключает текущие значения U_(О) и U_(М), соответствующие двум крайним ординатам "О" и "М", на информационный вход сумматора-накопителя 29. Так как в умножителях 20 и 21 происходит умножение значений U_(2m-1)cos и U_(2m-1)sin соответственно на коэффициент 4, поступающий из ПЗУ 15, то на их выходах образуются значения 4U_(2m-1)cos и 4U_(2m-1)sin , которые затем прикладываются на сумматоры-накопители 27 и 28 соответственно. В умножителях 24 и 25 происходит также умножение значений U_(2m)cos и U_(2m)sin на коэффициент 2, поступающий из ПЗУ 15, и на их выходах формируются значения 2U_(2m)cos и 2U_(2m)sin соответственно. При этом по единичному адресу, указанному блоком 6 управления, мультиплексор 26 подключает с выхода умножителя 24 значения 2U_(2m)cos также на информационный вход сумматора-накопителя 29. С выхода умножителя 25 значение 2U_(2m)sin поступает на сумматор-накопитель 30. В сумматорах-накопителях 29 и 30 формируются коды суммы U_(o)+ U_(m)+ 2 U_(2m)cos и 2U_(2m)sin соответственно, а в сумматорах-накопителях 27 и 28 - 4 U_(2m-1)cos и 4U_(2m-1)sin соответственно. С выходов сумматоров-накопителей 29 и 27 коды суммы U_(o)+ U_(m)+ 2 U_(2m)cos и 4 U_(2m-1)cos соответственно поступают на сумматор 32, а с выходов сумматоров-накопителей 30 и 28 значения 2 U_(2m)sin и 4 U_(2m-1)sin соответственно - на сумматор 33.

Таким образом, в сумматорах 32 и 33 после завершения цикла работы счетчика 7 образуются значения действительной и мнимой составляющих выражения (9), т.е. A_к и В_к. Выходы сумматоров 32 и 33 подключены к входам квадратора 34, который предназначен для возведения в квадрат, суммирования и извлечения квадратного корня из суммы квадратов. Выход квадратора 34, на котором формируется значение Sк, соединен с входом умножителя 22. Здесь происходит умножение абсолютного значения S_к на коэффициент , поступающий из ПЗУ 15. Выходная информация умножителя 22 является действующим значением k-й гармоники, которая поступает одновременно на демультиплексор 35 и блок 44 регистрации.

Для измерения коэффициента гармоники напряжений демультиплексор 35 по нулевому адресу, указанному блоком 6 управления, подключает с выхода умножителя 22 информацию, соответствующую первой гармонике напряжений, - на блок 45 памяти, а по единичному адресу - информацию, соответствующую высшим гармоникам, - на блок 40 деления. На другой вход блока 40 прикладывается значение первой гармоники, считываемой из блока 45 памяти в момент появления каждой из этих высших гармоник на одном входе делителя. Таким образом, на выходе блока 40 деления в определенный момент времени формируется значение соотношения . Выходной сигнал делителя 40 поступает на умножитель 42, где происходит умножение абсолютного значения коэффициента гармоники на 100, поступающее из ПЗУ 15, в соответствии с формулой (14). Выходная величина умножителя 42 является коэффициентом гармоники напряжений К_U(к), выраженным в процентах, и она поступает на блок 44 регистрации.

Для измерения несинусоидальности напряжений значения с выхода умножителя 22, которые поступают на блок 40 деления, также одновременно вводятся к входу квадратора 36, где производится возведение их в квадрат (формула 15). Значения с выхода квадратора 36 поступают на сумматор-накопитель 37, затем на блок 38 извлечения квадратного корня после полного окончания анализа данной реализации сигнала, записанного в блоке 5 памяти. Выходные величины блока 38 извлечения квадратного корня и блока 45 памяти одновременно поступают на соответствующие входы блока 41 деления, затем на умножитель 43, где производится умножение абсолютного значения коэффициента несинусоидальности на 100, поступающее из ПЗУ 15, в соответствии с формулой (15). Выходная информация умножителя 43, представляющая собой коэффициент несинусоидальности напряжений К_нсU в процентах, поступает на регистратор 44.

Для определения начальной фазы k-й гармоники выходные сигналы сумматоров 32 и 33 поступают на блок 39 деления, где производится вычисление величины отношения В_к/A_к, которая поступает на блок 46 реализации функции арктангенса, выходная информация которого прикладывается к определителю 47 знака.

В зависимости от определенного знака фазы спектральной плотности Ф_кв сумматоре 31 происходит или сложение величины Ф_к с величиной /2, поступающей из ПЗУ 15, или вычитание в соответствии с формулой (13). Выходная информация сумматора 31, представляющая собой фазу k-й гармоники, подается на блок 44 регистрации.

Блок 6 управления синхронизирует работу всех блоков устройства. Счетчик 8 номера гармоник выдает на блок 44 регистрации номер анализируемой гармоники и на устройство управления - сигнал об окончании анализа данной реализации сигнала, записанного в блоке 5 памяти, по которому и сбрасывается в нулевое состояние сумматор-накопитель 37, а счетчик 7 устанавливает в нуль сумматоры-накопители 27-30 по окончании анализа очередной гармоники.