накопительный конденсатор элемента памяти интегральных схем

Формула изобретения

НАКОПИТЕЛЬНЫЙ КОНДЕНСАТОР ЭЛЕМЕНТА ПАМЯТИ ИНТЕГРАЛЬНЫХ СХЕМ, содержащий первую и вторую обкладки и разделительную область, причем первая обкладка углублена в подложку и ее верхняя поверхность выполнена рельефной, а нижняя поверхность второй обкладки повторяет рельеф первой, отличающийся тем, что разделительная область выполнена из диэлектрического материала, а обкладки выполнены из легированного поликремния.

Описание изобретения к патенту

Изобретение относится к электронной технике и может быть использовано при изготовлении полупроводниковых схем памяти на МДП-транзисторах.

Известен накопительный конденсатор памяти интегральных схем, сформированный в полупроводниковой подложке и включающий первую обкладку из слоя проводящего материала, конденсаторный диэлектрик, изолирующий первую обкладку от второй из слоя проводящего материала, при этом конденсаторный диэлектрик выполнен в форме меандра [1]. Недостатком известного устройства является низкое качество и надежность за счет токов утечки, что связано с отсутствием планарности.

Наиболее близким к предлагаемому является элемент памяти, содержащий МОП-транзистор и два конденсаторных элемента, сформированные в полупроводниковой подложке [2] . В этом устройстве один из конденсаторных элементов представляет собой емкость p-n-перехода, образованного двумя полупроводниковыми слоями. Слой n⁺-типа проводимости выполнен с выступами и впадинами. Известная конструкция конденсатора имеет низкое качество и надежность, т.к. в качестве конденсатора используется p-n-переход, что приводит к утечкам и случайным сбоям.

Цель изобретения - уменьшение размеров конденсатора при сохранении его емкости, увеличение надежности.

Достигается это тем, что в накопительном конденсаторе элемента памяти интегральных схем, включающем углубленную в подложку первую обкладку с рельефной верхней поверхностью, разделительную область, вторую обкладку, нижняя поверхность которой повторяет рельеф первой, разделительная область выполнена из диэлектрического материала, а обкладки выполнены из легированного поликремния.

На чертеже представлена структура накопительного конденсатора элемента памяти интегральных схем, поперечный разрез.

Она содержит первую обкладку 1 конденсатора из легированного поликремния с созданными на ее поверхности выступами 2, образующими рельефную поверхность обкладки, сформированную в углублении в полупроводниковой пластине 3, разделительную область 4 из диэлектрического материала, вторую обкладку 5 из легированного поликремния, нижняя поверхность которой повторяет рельеф первой.

Работа накопительного конденсатора идентична работе типового однотранзисторного элемента памяти динамического запоминающего устройства. В техническом решении по изобретению получается канавка с несколькими проводящими перегородками, что позволяет не только увеличить эффективную площадь первой обкладки конденсатора, но и повысить планарность поверхности после формирования обкладки конденсатора, ибо захлопывание каждого отделения канавки происходит при более низкой толщине проводящего материала второй обкладки.

Используя предлагаемую конструкцию, разработчик может выбрать вариант, исходя из требования конкретного устройства.

По первому варианту возможно увеличить толщину конденсаторного диэлектрика. Это даст возможность повысить надежность элементов памяти СБИС за счет увеличения пробивного напряжения конденсаторного диэлектрика и уменьшения токов утечки конденсатора. Снижение емкости конденсатора за счет увеличения толщины диэлектрика компенсируется увеличением эффективной поверхности обкладок за счет выступов из проводящего материала, имеющих электрический контакт с обкладкой и обусловленной этим увеличением емкости.

По второму варианту возможно одновременное увеличение емкости накопительного конденсатора элемента памяти интегральных схем за счет увеличения эффективной поверхности обкладок и снижения токов утечки (например, за счет увеличения толщины конденсаторного диэлектрика в 1,5 раза) без изменения площади накопительного конденсатора в плане. Это дает возможность повысить надежность элементов памяти интегральных схем к случайным сбоям.

По третьему варианту возможно уменьшение площади накопительного конденсатора в плане без изменения его емкости и пробивного напряжения.

Используя предлагаемую конструкцию, разработчик получает свободу выбора в толщине диэлектрика и площади обкладок для обеспечения надежности полупроводниковых интегральных схем памяти.

Накопительный конденсатор элемента памяти интегральной схемы изготовляют в составе элемента памяти динамического оперативно-запоминающего устройства (ДОЗУ) 256 Кбит с использованием дополнительных МПО. Первую обкладку 1 на поверхности созданного в полупроводниковой пластине 3 КДБ-12 углубления глубиной 2 мкм с размерами в плане 2х2 мкм² формируют из легированного фосфором поликристаллического кремния толщиной 0,1 0,01 мкм. Выступами высотой 1,5-1,8 мкм на поверхности обкладки в углублении создают также из легированного фосфором поликристаллического кремния. Конденсаторный диэлектрик 4 формируют из Si₃N₄ толщиной 27,5 2,5 нм. Вторую обкладку 5, так же как и первую, создают из слоя легированного поликристаллического кремния толщиной 0,1 0,01 мкм. Варьируя толщину диэлектрика, можно уменьшить величину тока утечки.

Изобретение повышает эксплуатационную надежность накопительного конденсатора и полупроводниковых интегральных схем памяти, конструкция которых включает запоминающие ячейки, использующие конденсаторы для хранения информации.