сумматор по модулю p
Классы МПК: | G06F7/49 для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями |
Автор(ы): | Петренко Вячеслав Иванович, Чипига Александр Федорович |
Патентообладатель(и): | Петренко Вячеслав Иванович, Чипига Александр Федорович |
Приоритеты: |
подача заявки:
1992-04-30 публикация патента:
10.04.1995 |
Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей. Цель изобретения - расширение функциональных возможностей. Это достигается использованием коммутатора и сумматоров. 1 ил.
Рисунок 1
Формула изобретения
СУММАТОР ПО МОДУЛЮ P, содержащий первый и второй двоичные сумматоры и коммутатор, причем первый и второй информационные входы первого двоичного сумматора соединены с входами кодов первого и второго чисел сумматора по модулю, а информационный выход с первыми информационными входами коммутатора и второго двоичного сумматора, второй информационный вход которого соединен с входом инверсного кода p сумматора по модулю, вход переноса второго двоичного сумматора соединен с входом сигнала логической единицы сумматора по модулю, выход переноса и информационный выход соответственно с первым управляющим и вторым информационным входами коммутатора, выход которого соединен с выходом сумматора по модулю, отличающийся тем, что в него введены n 1 двоичных сумматоров n xмакс + yмакс)P где xмакс, yмакс - максимально возможные значения первого и второго чисел), причем первый информационный вход i-го двоичного сумматора![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-21t.gif)
Описание изобретения к патенту
Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей. Известен сумматор по модулю, содержащий три сумматора, элементы ИЛИ-НЕ и элемент ИЛИ с соответствующими связями [1]Недостатком данного сумматора является его ограниченные функциональные возможности, так как оно работает только с простыми модулями и диапазон суммируемых чисел лежит в пределах
O
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032013/8773.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032013/8773.gif)
Y второе число;
Р величина модуля. Известен сумматор по модулю, содержащий первый и второй сумматоры и коммутатор с соответствующими сведениями [2]
Недостатком данного сумматора являются ограниченные функциональные возможности, так как диапазон суммируемых чисел лежит в пределах от нуля до Р-1. Целью изобретения является расширение функциональных возможностей сумматора за счет расширения диапазона суммирующих чисел. На чертеже представлена функциональная электрическая схема сумматора по модулю Р. Предлагаемый сумматор содержит двоичные сумматор 1, n сумматоров 21+2n и коммутатор (мультиплексор) 3. Входы 4 и 5 служат для подачи кодов первого и второго числа. На входы 6i(i
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934t.gif)
n
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-2t.gif)
Yмакс максимально возможное значение второго числа;
Р значение модуля свертки;
[*] операция приведения до большого целого числа. Сумматор по модулю Р работает следующим образом. На входы 4 и 5 сумматора поступают числа из диапазона чисел O
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032013/8773.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032013/8773.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032007/729.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032007/729.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032007/729.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032007/729.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032002/8805.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032007/729.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032007/729.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-3t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-4t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-5t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-6t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-7t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-8t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-9t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-10t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-11t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-12t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-13t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-14t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-15t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-16t.gif)
A+
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-17t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-18t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-19t.gif)
![сумматор по модулю p, патент № 2032934](/images/patents/441/2032934/2032934-20t.gif)
21: 01111102, + 11101012 + 1 100001002,
22 01111102 + 11010112 + 1 100010102,
23 01111102 + 11000012 + 1 101000002,
24 01111102 + 10101112 + 1 100101102,
25 01111102 + 10011012 + 1 100011002,
26 01111102 + 10000112 + 1 100000102,
27 01111102 + 01110012 + 1 011110002. Таким образом, на выходе переноса (восьмой разряд) всех сумматоров за исключением последнего образуется единица, логика коммутатора 3 реагирует на сигнал старшего (шестого) сумматора 2 и код 102 с его выхода через коммутатор 3 поступает на выход 7 сумматора. При подаче кодов других чисел работа сумматора осуществляется аналогично описанному выше. Таким образом, предлагаемый сумматор обладает расширенными функциональными возможностями за счет расширения диапазона суммируемых чисел и работы с любыми модулями.
Класс G06F7/49 для вычислений, выполняемых над числами с основанием, отличным от 2, 8, 16 или 10, например с троичным отрицательным или мнимым основаниями, комплексными основаниями