элемент памяти

Формула изобретения

ЭЛЕМЕНТ ПАМЯТИ, содержащий тиристор, транзистор и диод, анод которого является первым адресным входом элемента памяти, катод диода подключен к П-базе тиристора, катод которого подключен к шине питания, отличающийся тем, что элемент памяти содержит конденсатор, первая обкладка которого подключена к затвору транзистора и является вторым адресным входом элемента памяти, а вторая обкладка конденсатора соединена с n-базой тиристора, анод которого соединен со стоком транзистора, исток которого является управляющим входом элемента памяти.

Описание изобретения к патенту

Изобретение относится к вычислительной технике, а точнее, к элементам памяти, и наиболее эффективно может быть использовано в запоминающих устройствах большой информационной емкости.

Известен элемент памяти, содержащий n-p-n и р-n-р транзисторы [1]

Недостатком известного элемента памяти является невысокое быстродействие из-за того, что он реализует динамический принцип хранения информации. На регенерацию информации требуются дополнительные временные затраты.

Наиболее близким техническим решением к предложенному, принятым за прототип, является элемент памяти, содержащий тиристор, транзистор и диод, анод которого подключен к первой адресной шине, катод соединен с n-базой тиристора, катод которого является входом питания элемента памяти [2]

К недостаткам известного элемента памяти можно отнести низкую надежность, обусловленную тем, что при матричной организации накопителя строка тиристоров оказывается подключенной к двум адресным шинам непосредственно анодами и катодами без нагрузки. В результате разброса параметров тиристоров в одной строке может произойти ложное выключение некоторых тиристоров, имеющих повышенный ток удержания.

Целью изобретения является повышение надежности элемента памяти.

Поставленная цель достигается тем, что элемент памяти, содержащий тиристор, транзистор и диод, анод которого подключен к первой адресной шине, катод соединен с n-базой тиристора, катод которого является входом питания элемента памяти, дополнительно содержит конденсатор, первая обкладка которого подключена к второй адресной шине и соединена с затвором транзистора, а вторая обкладка соединена с n-базой тиристора, анод которого соединен с стоком транзистора, исток которого подключен к разрядной шине.

Предложенный элемент памяти имеет следующие новые признаки по сравнению с известным: наличие конденсатора, а также связи между тиристором и транзистором.

Перечисленные связи приводят к тому, что между шинами, обеспечивающими протекание тока через тиристор оказываются последовательно включенные тиристор и транзистор. При этом ток через тиристор полностью определяется напряжением между истоком и затвором транзистора. Обеспечить допустимый разброс пороговых напряжений МДП транзисторов в строке гораздо проще, чем разброс параметров тиристора, которые определяются совокупностью параметров двух транзисторов, составляющих тиристор. Это и обеспечивает повышение надежности элемента памяти, т.е. достижение положительного эффекта.

Наличие конденсатора необходимо для повышения надежности включения тиристора за счет эффекта du/dt. Разряд емкости конденсатора через базу тиристора гарантирует включение последнего.

Перечисленные признаки не были обнаружены авторами в доступной технической и патентной литературе, поэтому, по мнению авторов, предложенный элемент памяти соответствует критерию изобретения "неочевидность".

На фиг.1 представлена электрическая схема элемента памяти; на фиг.2 временные диаграммы его работы.

Элемент памяти содержит тиристор 1, выполненный на n-p-n транзисторе 2 и р-n-р транзисторе 3, диод 4, МДП-транзистор 5, конденсатор 6, первая обкладка которого подключена к второй адресной шине 7 и соединена с затвором транзистора 5, исток которого подключен к разрядной шине 8, а сток соединен с анодом тиристора 1, n-база, которого соединена с второй обкладкой конденсатора 6 и катодом диода 4, анод которого подключен к первой адресной шине 9, катод тиристора подключен к шине 10 питания.

Элемент памяти работает следующим образом.

Хранение информации осуществляется тиристором 1: "0" тиристор 1 включен, "1" выключен. На шине 10 питания поддерживается отрицательное напряжение Е_п -3 5 В.

В режиме хранения на адресных шинах 7, 9 поддерживается одинаковое напряжение на U^* выше напряжения питания Е_п, где U^* падение напряжения на прямосмещенном диоде 4. Напряжения U^* недостаточно для отпирания диода 4, если открыт тиристор 1, поэтому ток в этом случае через диод 4 не протекает. Тем более он не протекает, если тиристор 1 заперт. На разрядной шине 8 устанавливается потенциал U₇ + U_пор, где U₇- потенциал шины 7, U_пор пороговое напряжение транзистора 5. Этим обеспечивается возможность протекания тока через тиристор 1, если он открыт.

Для записи "0" (включения тиристора 1) по шине 8 подается положительный импульс, а по шине 7 отрицательный. При этом сопротивление канала транзистора 5 резко уменьшается, позволяя тем самым протекать большому току. Конденсатор 6 при этом разряжается через n-базу тиристора 1. Накопление в n-базе отрицательного заряда смещает в прямом направлении переход р-эмиттера тиристора 1, в результате чего последний включается. Увеличение тока через тиристор 1 в этот момент за счет снижения сопротивления канала транзистора 5 ускоряет процесс включения.

Для записи "1" (выключение тиристора 1) по шинам 7,8 подаются импульсы отрицательной полярности, а по шине 9 положительной. При этом откроется диод 4, и ток через него удалит заряд из n-базы тиристора 1. После этого переход р-эмиттера тиристора 1 закроется и он перейдет в запертое состояние.

Для считывания информации по шине 7 подается отрицательный импульс, повышающий ток через тиристор 1, если последний был открыт. В этом случае потенциал шины 8 снизится, что и должно быть зафиксировано усилителем считывания. Если же тиристор 1 был заперт, то импульс по шине 7 не вызовет изменений на шине 8. Это означает, что в элементе памяти была записана "1".

Основным преимуществом предлагаемого элемента памяти по сравнению с прототипом является более высокая надежность, обусловленная тем, что при работе элементов в матричном накопителе в каждом предложенном элементе ток задается транзистором 5, а в известном ток задается общим на строку источником. Из-за этого ток через каждый тиристор сильно зависит от параметров самих тиристоров, которые имеют большой технологический разброс.