счетчик импульсов в коде грея

Формула изобретения

СЧЕТЧИК ИМПУЛЬСОВ В КОДЕ ГРЕЯ, содержащий две входные шины и разряды с нулевого по N-й, каждый из которых содержит первый логический элемент и триггер, выполненный в нулевом разряде в виде D-триггера, каждый разряд с первого по (N 1)-й содержит второй логический элемент и элемент ИСКЛЮЧАЮЩЕЕ или, при этом первая входная шина соединена с первым входом первого логического элемента нулевого разряда в каждом разряде с первого по (N 1)-й, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с прямым выходом триггера своего разряда, в каждом разряде с второго по (N 1)-й, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ предыдущего разряда, первый и второй входы первого логического элемента соединены соответственно с соответствующим выходом триггера предыдущего разряда и выходом второго логического элемента предыдущего разряда первый и второй входы второго логического элемента соединены соответственно с соответствующим выходом триггера предыдущего разряда и выходом второго логического элемента предыдущего разряда, в первом разряде первые входы первого и второго логических элементов соединены с соответствующими выходами D-триггера нулевого разряда, а вторые входы объединены, в (N 1)-м разряде второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с соответствующим выходом триггера последнего разряда, выход второго логического элемента соединен с первым входом первого логического элемента последнего разряда, отличающийся тем, что, с целью повышения помехоустойчивости, в него введены демультиплексор, два коммутатора, третья входная шина, последовательно соединенные RC-цепи по числу разрядов, подключенные конденсаторами к общей шине, в каждый разряд с нулевого по N-й - два двунаправленных ключа, в каждый разряд с первого по (N 1)-й третий логический элемент, первые входы которого соединены с соответствующими выходами демультиплексора, вход которого соединен с второй входной шиной, адресные входы с третьей входной шиной и соответствующими адресными входами коммутаторов, вход первого двунаправленного ключа нулевого разряда соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первого разряда, в каждом разряде с нулевого по N-й выход первого и вход второго двунаправленных ключей соединены с входом триггера и с соответствующим входом одного коммутатора, выход которого соединен с выходом другого коммутатора, входы которого соединены с резисторами соответствующих RC-цепей, а выход второго двунаправленного ключа соединен с прямым выходом триггера, в каждом разряде с первого по (N -1)-й вход первого двунаправленного ключа соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющий вход с выходом первого логического элемента и вторым входом третьего логического элемента, выход которого соединен с управляющим входом второго двунаправленного ключа, в нулевом и последнем разрядах первый и второй входы первого логического элемента соединены соответственно с управляющим входом первого двунаправленного ключа и соответствующим выходом демультиплексора, выход с управляющим входом второго двунаправленного ключа, триггер каждого разряда с нулевого по N-й выполнен в виде асихронного D-триггера, первый логический элемент каждого разряда с нулевого по N-й, второй логический элемент (N 1)-го разряда и третий логический элемент каждого разряда с первого по (N 1)-й выполнены в виде элементов ИЛИ НЕ, второй логический элемент каждого разряда с первого по (N 2)-й выполнен в виде элемента ИЛИ.

Описание изобретения к патенту

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия электромагнитных помех, разрядов статического электричества и импульсного ионизирующего излучения.

Известен счетчик импульсов в коде Грея (см.авт.св.N 1101159, кл. Н 03 К 23/02, 1982), содержащий N разрядов, в каждом разряде тактируемый D-триггер и в каждом разряде, кроме последнего, первый элемент совпадения, выполненный в виде элемента ИЛИ-НЕ, и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Счетчик импульсов содержит также управляющий тактируемый D-триггер и в каждом разряде второй элемент совпадения, выполненный в виде элемента ИЛИ, в предпоследнем разряде в виде элемента ИЛИ с дополнительным инверсным выходом. Первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ разрядов с первого по (N-1)-й соединен с прямым выходом D-триггера своего разряда, Второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ разрядов с первого по (N-2)-й соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последующего разряда. Выход элемента ИЛИ-НЕ разрядов с первого по (N-1)-й соединен с тактовым входом D-триггера своего разряда. Первый вход элемента ИЛИ-НЕ разрядов с второго по (N-1)-й соединен с инверсным выходом D-триггера предыдущего разряда.

Первый вход элемента ИЛИ-НЕ первого разряда соединен с входной шиной, первым входом элемента ИЛИ первого разряда и с тактовым входом управляющего D-триггера. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первого разряда соединен с информационным входом управляющего D-триггера, выходы которого подключены к соответствующим вторым входам элементов ИЛИ и ИЛИ-НЕ первого разряда. Информационный вход D-триггера каждого разряда, кроме последнего, соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ своего разряда. Второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ предпоследнего разряда соединен с соответствующим входом D-триггера последнего разряда. Первый вход элемента ИЛИ разрядов с второго по N-й соединен с прямым выходом D-триггера предыдущего разряда. Второй вход элемента ИЛИ-НЕ разрядов с второго по (N-1)-й соединен с вторым входом элемента ИЛИ своего разряда и выходом элемента ИЛИ предыдущего разряда. Прямой выход элемента ИЛИ предпоследнего разряда соединен с вторым входом элемента ИЛИ последнего разряда. Инверсный выход элемента ИЛИ предпоследнего разряда соединен с тактовым входом D-триггера последнего разряда. Выход элемента ИЛИ последнего разряда соединен с выходной шиной счетчика.

Недостатком указанного счетчика импульсов является низкая достоверность функционирования, обусловленная низкой помехоустойчивостью, связанной с возможностью сбоя разрядных D-триггеров и управляющего D-триггера в условиях воздействия электромагнитных помех и импульсного ионизирующего излучения.

Известен также счетчик импульсов в коде Грея [1] содержащий первый и второй управляющие тактируемые D-триггеры, первый и второй вспомогательные элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, инвертор. Каждый разряд содержит тактируемый D-триггер, элемент ИЛИ-НЕ, элемент ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последующего разряда, второй вход с прямым выходом D-триггера своего разряда и с первым входом элемента ИЛИ последующего разряда. Тактовый вход D-триггера каждого разряда соединен с выходом элемента ИЛИ-НЕ своего разряда. Первый вход элемента ИЛИ-НЕ каждого, кроме первого, разряда соединен с инверсным выходом D-триггера предыдущего разряда. Второй вход элемента ИЛИ-НЕ каждого, кроме первого, разряда соединен с вторым входом элемента ИЛИ своего разряда и выходом элемента ИЛИ предыдущего разряда.

Первый вход элемента ИЛИ-НЕ первого разряда соединен с инверсным выходом первого управляющего D-триггера. Второй вход элемента ИЛИ-НЕ первого разряда соединен с вторым входом элемента ИЛИ первого разряда и с таковым входом первого управляющего D-триггера. Первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последнего разряда соединен с шиной управления счетчика. Прямой выход первого управляющего триггера соединен с первым входом элемента ИЛИ первого разряда и первым входом первого вспомогательного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. Информационные входы первого и второго управляющих D-триггеров соединены с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первого разряда. Тактовый вход второго управляющего D-триггера подключен к шине счетных импульсов и через инвертор соединен с тактовым входом первого управляющего D-триггера. Прямой выход второго управляющего D-триггера соединен с вторым входом первого вспомогательного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом второго вспомогательного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к шине счетных импульсов, а выход является контрольным выходом счетчика. Информационный вход D-триггера каждого разряда соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ своего разряда.

Недостатком известного счетчика импульсов также является низкая достоверность функционирования, обусловленная низкой помехоустойчивостью, связанной с возможностью сбоя разрядных и управляющих D-триггеров в условиях воздействия электромагнитных помех и импульсного ионизирующего излучения.

Известен счетчик импульсов в коде Грея [2] который является прототипом изобретения, содержит две входные шины и разряды с нулевого по N-й. В состав нулевого разряда входят два D-триггера, первый логический элемент, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Каждый разряд, с первого по N-й, содержит триггер, два логических элемента, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Первая входная шина соединена с первым входом первого логического элемента и с первым тактовым входом второго D-триггера нулевого разряда. Вторая входная шина соединена с входами обнуления триггеров разрядов, с первого по N-й, и с вторым тактовым входом второго D-триггера нулевого разряда. В нулевом разряде первый и второй информационные входы второго D-триггера соединены соответственно с выходом и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с инверсным выходом первого D-триггера, информационный вход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а тактовый вход с выходом первого логического элемента, второй вход которого соединен с инверсным выходом второго D-триггера. В каждом разрядe, с первого по N-й, выход первого логического элемента соединен с тактовым входом триггера своего разряда, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с прямым выходом триггера своего разряда. В каждом разряде, с второго по N-й, первый и второй входы первого логического элемента соединены соответственно с соответствующим выходом триггера предыдущего разряда и выходом второго логического элемента предыдущего разряда, первый и второй входы второго логического элемента соединены соответственно с соответствующим выходом триггера предыдущего разряда и выходом второго логического элемента предыдущего разряда, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ предыдущего разряда.

Первые входы первого и второго логических элементов первого разряда соединены с соответствующими выходами первого D-триггера нулевого разряда, а вторые входы объединены и соединены с тактовым входом первого D-триггера нулевого разряда. Логические элементы разрядов, с нулевого по N-й, выполнены в виде элементов И. Триггеры разрядов, с первого по N-й, выполнены счетными.

Недостатком счетчика-прототипа является низкая помехоустойчивость, обусловленная отсутствием специальных технических мер защиты от электромагнитных импульсных помех в составе триггеров.

Целью изобретения является повышение помехоустойчивости в условиях электромагнитных импульсных помех, разрядов статического электричества и импульсного ионизирующего излучения, уменьшение количества связей в счетчике между элементами, выполненными в интегральном исполнении и реализованными на основе базовых матричных кристаллов (БМК), и дискретными элементами. Уменьшение количества указанных связей актуально в связи с тем, что БМК характеризуются наличием в их составе большого числа (сотни и тысячи) логических элементов, но сравнительно малым числом (несколько десятков) выводов для связи с дискретными и другими элементами аппаратуры (Пономарев М.Ф. и др. Базовые матричные кристаллы. Проектирование специализированных БИС на их основе. М. Радио и связь, 1985, с.20).

Цель достигается тем, что в счетчик импульсов в коде Грея, содержащий две входные шины и разряды с нулевого по N-й, каждый из которых содержит первый логический элемент и триггер, выполненный в нулевом разряде в виде D-триггера, каждый разряд, с первого по (N-1)-й, содержит второй логический элемент и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом первая входная шина соединена с первым входом первого логического элемента нулевого разряда, в каждом разряде, с первого по (N-1)-й, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с прямым выходом триггера своего разряда, в каждом разряде, с второго по (N-й)-й, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ предыдущего разряда, первый и второй входы первого логического элемента соединены соответственно с соответствующим выходом триггера предыдущего разряда и выходом второго логического элемента предыдущего разряда, первый и второй входы второго логического элемента соединены соответственно с соответствующим выходом триггера предыдущего разряда и выходом второго логического элемента предыдущего разряда, в первом разряде первые входы первого и второго логических элементов соединены с соответствующими выходами D-триггера нулевого разряда, а вторые входы объединены, в (N-1)-м разряде второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с соответствующим выходом триггера последнего разряда, выход второго логического элемента соединен с первым входом первого логического элемента последнего разряда, введены демультиплексор, два коммутатора, третья входная шина, последовательно соединенные RC-цепи по числу разрядов, подключенные конденсаторами к общей шине, в каждый разряд, с нулевого по N-й, два двунаправленных ключа, в каждый разряд, с первого по (N-1)-й, третий логический элемент, первые входы которого соединены с соответствующими выходами демультиплексора, вход которого соединен с второй входной шиной, адресные входы с третьей входной шиной и соответствующими адресными входами коммутатора, вход первого двунаправленного ключа нулевого разряда соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ первого разряда, в каждом разряде, с нулевого по N-й, выход первого и вход второго двунаправленных ключей соединены с входом триггера и с соответствующим входом одного коммутатора, выход которого соединен с выходом другого коммутатора, входы которого соединены с резисторами соответствующих RC-цепей, а выход второго двунаправленного ключа соединен с прямым выходом триггера, в каждом разряде, с первого по (N-1)-й, вход первого двунаправленного ключа соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющий выход с выходом первого логического элемента и вторым входом третьего логического элемента, выход которого соединен с управляющим входом второго двунаправленного ключа, в нулевом и последнем разрядах первый и второй входы первого логического элемента соединены соответственно с управляющим входом первого двунаправленного ключа и с соответствующим выходом демультиплексора, выход с управляющим входом второго двунаправленного ключа, триггер каждого разряда, с нулевого по N-й, выполнен в виде асинхронного D-триггера, первый логический элемент каждого разряда, с нулевого по N-й, второй логический элемент (N-1)-го разряда и третий логический элемент каждого разряда, с первого по (N-1)-й, выполнены в виде элементов ИЛИ-НЕ, второй логический элемент каждого разряда, с первого по (N-2)-й, выполнен в виде элемента ИЛИ.

Указанная совокупность признаков позволяет повысить помехоустойчивость счетчика за счет использования в его составе динамических запоминающих устройств в виде последовательных RC-цепей, сохраняющих и периодически восстанавливающих информацию в триггерах. Одновременно с этим указанная совокупность позволяет уменьшить число связей между элементами, выполненными в интегральном использовании и реализованными на основе БМК, и дискретными элементами путем организации последовательного во времени обращения к RC-цепям по общим линиям связи, с подключением этих цепей к триггерам разрядов на короткое время, достаточное для приведения триггеров в состояния, соответствующие состояниям RC-цепей, восполнения заряда конденсаторов и, при очередном изменении состояния счетчика, перезаряда конденсатора соответствующей RC-цепи.

На фиг. 1 представлена электрическая принципиальная схема предлагаемого счетчика импульсов в коде Грея; на фиг.2 представлены временные диаграммы работы указанного счетчика.

Счетчик содержит четыре разряда (с нулевого по третий), первую 1, вторую 2 и третью 3 входные шины, демультиплексор 4, первый 5 и второй 6 коммутаторы. В состав каждого разряда входят асинхронный D-триггер 7 (7-0.7-3), двунаправленные ключи 8 (8-0,8-3) и 9 (9-0,9-3), элемент ИЛИ-НЕ 10 (10-0,10-3). В состав первого и второго разрядов входят элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11 (11-1, 11-2), элемент ИЛИ-НЕ 12 (12-1, 12-2). В состав первого разряда входит элемент ИЛИ 13-1. В состав второго разряда входит элемент ИЛИ-НЕ 14-2. Каждому разряду счетчика соответствует последовательная RC-цепь 15 (15-0,15-3).

Входная шина 1 соединена с управляющим входом двунаправленного ключа 8-0 нулевого разряда и с вторыми входами элементов ИЛИ-НЕ 12-1 и ИЛИ 13-1 первого разряда. В каждом разряде выход элемента ИЛИ-НЕ 10 (10-0,10-3) соединен с управляющим входом двунаправленного ключа 9 (9-0,9-3) своего разряда, вход и выход двунаправленного ключа 9 (9-0,9-3) соединены соответственно с входом и прямым выходом D-триггера 7 (7-0,7-3) своего разряда, вход D-триггера 7 (7-0,7-3) соединен с выходом двунаправленного ключа 8 (8-0,8-3) своего разряда и соответствующим входом (Х0,Х3) коммутатора 5, управляющий вход двунаправленного ключа 8 (8-0,8-3) соединен с одним из входом элемента ИЛИ-НЕ 10 (10-0,10-3) своего разряда, другой вход которого соединен с соответствующим выходом (Х0,Х3) демультиплексора 4. В первом и втором разрядах первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 (11-1, 11-2) соединены соответственно с прямым выходом D-тригера 7 (7-1, 7-2) и входом двунаправленного ключа 8 (8-1, 8-2) своего разряда, первый вход элемента ИЛИ-НЕ (12-1, 12-2) соединен с инверсным выходом D-триггера 7 (7-0,7-1) предыдущего разряда, выход элемента ИЛИ-НЕ 12 (12-1, 12-2) соединен с управляющим входом двунаправленного ключа 8 (8-1, 8-2) своего разряда.

В первом разряде второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1 соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-2 второго разряда, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1 соединен с входом двунаправленного ключа 8-0 нулевого разряда, первый вход элемента ИЛИ 13-1 соединен с прямым выходом D-триггера 7-0 нулевого разряда, выход элемента ИЛИ 13-1 соединен с вторыми входами элементов ИЛИ-НЕ 12-2, 14-2 второго разряда. Во втором разряде второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-2 соединен с инверсным выходом D-триггера 7-3 третьего разряда, первый вход элемента ИЛИ-НЕ 14-2 соединен с прямым выходом D-триггера 7-1 первого разряда, выход элемента ИЛИ-НЕ 14-2 соединен с управляющим входом двунаправленного ключа 8-3 третьего разряда. Вход двунаправленного ключа 8-3 третьего разряда соединен с шиной 16 питания счетчика.

Входная шина 2 счетчика соединенa с входом демультиплексора 4, адресные входы которого соединены с соответствующими адресными входами коммутатора 5 и 6 и с входной шиной 3 счетчика. Выходы коммутаторов 5 и 6 соединены между собой. Входы (Х0,Х3) коммутатора 6 соединены с резисторами соответствующих RC-цепей (15-0, 15-3), конденсаторы которых подключены к общей шине 17 счетчика. Прямой выход D-триггера 7-3 третьего разряда соединен с выходной шиной 18 счетчика. Организация выхода счетчика в примере конкретного выполнения показана условно, на практике выходные сигналы обычно снимаются с дешифраторов, входы которых подключены к выходам нескольких разрядов счетчика.

К числу конструктивных особенностей заявляемого счетчика импульсов относится то обстоятельство, что D-триггеры 7 (7-0,7-3), двунаправленные ключи 8 (8-0,8-3), 9 (9-0,9-3), элементы ИЛИ-НЕ 10 (10-0,10-3), 12 (12-1, 12-2), 14 (14-2), ИЛИ 13 (13-1), ИСКЛЮЧАЮЩЕЕ ИЛИ 11 (11-1, 11-2), демультиплексор 4, коммутатор 5, а также связи между указанными элементами выполнены на основе БМК; коммутатор 6, последовательные RC-цепи 15 (15-0,15-3), а также связи между этими элементами выполнены вне БМК. В результате к связям БМК с другими элементами схемы, осуществляемым через выводы БМК, относятся: связь управляющего входа двунаправленного ключа 8-0 с входной шиной 1, связь адресных входов демультиплексора 4 с входной шиной 1, связь адресных входов демультиплексора 4 с входной шиной 3 (2 провода), связь входа Х демультиплексора 4 с входной шиной 2, связь выхода коммутатора 5 с выходом коммутатора 6.

Счетчик импульсов в коде Грея работает следующим образом.

При включении напряжения питания (подается на шину 16 и на выводы питания микросхем, последние на схеме фиг. 1 не показаны) на шине 1 счетные сигналы отсутствуют (подан сигнал лог. "1"), на шине 2 и проводах шины 3 управляющие сигналы также отсутствуют (поданы сигналы лог."0"). На выходах Х0,Х3 демультиплексора 4 сигналы лог."0" (канал ХХ0 открыт, остальные каналы закрыты, лог."0" обеспечивается за счет привязки выходов к потенциалу общей шины 17). На выходе элемента ИЛИ-НЕ 10-0 нулевого разряда сигнал лог. "0", ключ 9-0 разомкнут, ключ 8-0 замкнут. D-триггер 7-0 воспринимает информацию с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1 первого разряда. Поскольку при нулевых сигналах на адресных входах (А1, А2 коммутаторов 5, 6 открыты их каналы ХХ0, RC-цепь 15-0 подключена к входу D-триггера 7-0 нулевого разряда; остальные RC-цепи (15-1,15-3) к входам D-триггеров (7-1,7-3) не подключены.

В первый момент времени после включения напряжения питания D-триггера 7-1,7-3 могут установиться в любое состояние (ключи 9-1,9-3 замкнуты, ключи 8-1, 8-3 разомкнуты, RC-цепи 15-1,15-3 от входов D-триггеров отключены); соответственно в любое состояние может установиться и D-триггер 7-0 нулевого разряда. Установка D-триггеров 7 (7-0,7-3) в исходное состояние осуществляется под действием импульсов управления высокой частоты, поступающих по входным шинам 2, 3 и соответствующим образом синхронизированных между собой.

Сигнал, поступающий на адресный вход А1 демультиплексора 4 и коммутаторов 5, 6, представлен на временной диаграмме 19, фиг.2; сигнал, поступающий на адресный вход А2 демультиплексора 4 и коммутаторов 5, 6, представлен на временной диаграмме 20, фиг.2. Сигнал, поступающий на вход мультиплексора 4 по шине 2, представлен на временной диаграмме 21, фиг.2. Сигнал лог."1", действующий по выходу Х0 демультиплексора 4 (диаграмма 22, фиг.2, интервал времени 0-t₁), не изменит состояния нулевого разряда счетчика, поскольку по шине 1 в это время действует сигнал лог."1" (ключ 8-0 замкнут, ключ 9-0 разомкнут). Сигнал лог. "1", действующий по выходу Х1 демультиплексора 4 (диаграмма 23, фиг.2, интервал времени t₂-t₃), вызывает на выходе элемента ИЛИ-НЕ 10-1 первого разряда сигнал лог."0", под действием которого ключ 9-1 размыкается; в интервале времени t₂-t₄ RC-цепь 15-1 подключается к входу D-триггера 7-1 первого разряда (открыты каналы ХХ1 коммутаторов 5, 6). Поскольку конденсатор цепи 15-1 разряжен, D-триггер 7-1 в интервале времени t₂-t₃ устанавливается в нулевое состояние; в интервале времени t₃-t₄ ключ 9-1 замкнут, триггер 7-1 поддерживается в нулевом состоянии за счет обратной связи с его прямого выхода на вход, конденсатор цепи 15-1 удерживается в нулевом состоянии. В момент времени t₄, когда цепь 15-1 отключается от входа D-триггера 7-1, последний остается в нулевом состоянии. В интервале времени t₄-t₅ аналогично первому разряду, устанавливается в нулевое состояние второй разряд счетчика (сигнал, устанавливающий D-триггер 7-2 в состояние, соответствующее состоянию конденсатора RC-цепи 15-2, передается через открытый канал ХХ2 демультиплексора 4, диаграмма 24, интервал времени t₄-t₅).

В интервале времени t₆-t₇ устанавливается в нулевое состояние третий разряд счетчика (сигнал, устанавливающий D-триггер 7-3 в состояние, соответствующее состоянию конденсатора RC-цепи 15-3, передается через открытый канал ХХ3 демультиплексора 4, диаграмма 25, интервал времени t₆-t₇). Поскольку к моменту времени t₇ 1-3 разряды установились и удерживаются за счет внешних обратных связей в нулевых состояниях, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1 первого разряда появляется сигнал лог."1", который через замкнутый ключ 8-0 передается на вход D-триггера 7-0 нулевого разряда, переключая его в состояние лог."1".

В интервале t₈-t₉, когда RC-цепь 15-0 подключена к входу D-триггера 7-0 нулевого разряда, первую порцию заряда получит конденсатор этой цепи. В интервалах времени, когда RC-цепь 15-0 отключена от входа D-триггера 7-0 (например, в интервале t₂-t₈) конденсатор указанной цепи не успевает существенно подзарядиться через выходное сопротивление закрытого канала коммутатора 6 и сопротивление утечки конденсатора.

В дальнейшем в течение нескольких периодов высокой частоты на шине 3 счетчика конденсатор цепи 15-0 зарядится до уровня лог."1". После этого система готова к приему счетных импульсов. Первый счетный импульс поступает в момент времени t₁₀ по шине 1 (диаграмма 26, фиг.2). Указанный импульс через элементы 12-1, 10-1 воздействует на управляющие входы ключей 8-1, 9-1 первого разряда, вызывая замыкание первого и размыкание второго ключа; одновременно D-триггер 7-1 переключается в состояние лог. "1" под действием сигнала с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-2 второго разряда, передаваемого через замкнутый ключ 8-1. В нулевом разряде счетчика на время действия счетного сигнала (интервал времени t₁₀-t₁₅) ключ 8-0 разомкнут, ключ 9-0 замкнут. В результате нулевой разряд не воспринимает изменения сигнала на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1. Состояние конденсатора цепи 15-0 (лог."1") поддерживается путем его периодического кратковременного подключения к входу D-триггера 7-0, соединенному с его прямым выходом, причем предварительно подтверждается состояние D-триггера 7-0 в соответствии с состоянием конденсатора цепи 15-0. Для этого в начале такта обращения к нулевому разряду (фиг. 2, интервал времени t₁₁-t₁₂, диаграмма 22) ключ 9-0 размыкается, состояние D-триггера устанавливается в соответствии с состоянием подключенной к его входу цепи 15-0 (состояние лог."1"), затем в момент времени t₁₂ ключ 9-0 замыкается и в интервале времени t₁₂-t₁₃ осуществляется подзаряд конденсатора цепи 15-0.

Начиная с момента времени t₁₀, при каждом периодическом подключении RC-цепи 15-1 к входу D-триггера 7-1 (например, в интервале времени t₁₃-t₁₄) конденсатор цепи 15-1 получает порцию заряда и через несколько периодов высокой частоты на входной шине 3 счетчика заряжается до уровня лог. "1".

К моменту окончании счетного сигнала на шине 1 (фиг.2, момент времени t₁₅, диаграмма 26) процесс переключения первого разряда счетчика закончен. Второй и третий разряды до момента времени t₁₈ продолжают оставаться в состоянии лог. "0" (фиг.2, диаграммы 28, 29), причем периодически с частотой сигналов на шине 3 осуществляется подтверждение состояний D-триггеров 7-2, 7-3 в соответствии с состояниями конденсаторов соответствующих RC-цепей 15-2, 15-3, а также периодический подзаряд указанных конденсаторов.

Указанные процессы происходят аналогично описанным выше при подтверждении состояния D-триггер 7-0 и подзаряде конденсатора RC-цепи 15-0 нулевого разряда. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1 устанавливается сигнал лог. "0".

В момент окончания счетного импульса t₁₅ начинается процесс переключения нулевого разряда в состояние лог."0". Переключение D-триггера 7-0 происходит сразу после окончания счетного импульса (момент времени t₁₅, диаграмма 30, фиг. 2), при этом ключ 8-0 замкнут, ключ 9-0 разомкнут; изменение состояния (разряд) конденсатора цепи 15-0 осуществляется во время периодического подключения последней к входу D-триггера 7-0 (например, в интервале времени t₁₆-t₁₇).

К моменту времени t₁₈ процесс переключения нулевого разряда счетчика закончен. По входной шине 1 поступает второй счетный импульс (начиная с момента времени t₁₈, диаграмма 26, фиг.2). Указанный сигнал через элемент ИЛИ 13-1, элементы ИЛИ-НЕ 12-2, 10-2 осуществляет переключение второго разряда счетчика в состояние лог."1" (в момент времени t₁₈ переключается D-триггер 7-2, диаграмма 28, фиг.2, начиная с момента времени t₁₈, при периодическом подключении к входу D-триггера 7-2 RC-цепи 15-2 происходит заряд конденсатора указанной цепи). После окончания второго счетного импульса, аналогично, как и после первого, происходит переключение нулевого разряда в состояние, определяемое 1-3 разрядами счетчика (в данном случае в состояние лог."1").

Третьим счетным импульсом осуществляется переключение первого разряда в состояние лог."0", четвертым счетным импульсом третьего разряда в состояние лог. "1" и т.д. В соответствии с логикой кода Грея каждым счетным импульсом переключается один из разрядов счетчика с 1-го по 3-й, причем нечетными счетными импульсами (1-м, 3-м, 5-м и т.д.) переключается первый разряд, четными (2-м, 4-м, 6-м и т.д.) разряды 2-й и 3-й.

При переключении старших разрядов счетчика (2-го и 3-го) изменение состояния происходит в том разряде, который следует за самым младшим разрядом, находящимся в состоянии лог."1". В паузах между счетными импульсами происходит переключение нулевого разряда счетчика.

Рассмотрим, как происходит восстановление состояния счетчика после сбоя импульсом электромагнитной помехи, разряда статического электричества или ионизирующего излучения. Поскольку механизм восстановления состояния счетчика при любом из указанных воздействий одинаков, в дальнейшем будем рассматривать процессы после сбоя (несанкционированного переключения D-триггеров разрядов счетчика) в результате поступления на схему обобщенного импульса внешнего воздействия.

При поступлении импульса внешнего воздействия в паузе между счетными импульсами процессы происходят следующим образом.

Если импульс внешнего воздействия приходит в паузе между короткими управляющими сигналами, поступающими по входной шине 2, любой из триггеров 7-1, 7-2, 7-3 может изменить свое состояние на противоположное; соответственно может изменить свое состояние и D-триггер 7-0 нулевого разряда, отслеживающий в этом интервале времени сигнал на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1. Конденсаторы RC-цепей 15 (15-0,15-3) за время импульса внешнего воздействия своего состояния не изменят. Частота управляющих сигналов, поступающих по входным шинам 2 и 3, такова, что за время между обращениями к любому разряду счетчика конденсатора соответствующих RC-цепей 15-1,15-3 могут потерять только незначительную часть своего заряда с тем, чтобы их логическое состояние к моменту очередного опроса сохранилось. С учетом этого соответствующими управляющими сигналами высокой частоты (диаграммы 23-25, фиг.2) разряды 1-3 будут последовательно восстановлены в состояния, соответствующие состояниям своих RC-цепей 15 (15-1,15-3).

Например, импульс внешнего воздействия пришел в интервале времени t₁-t₂ (диаграмма 21, фиг. 2), в результате этого воздействия произошел сбой трех разрядов (с1-го по 3-й). После окончания воздействия в момент времени t₂ к входу D-триггера 7-1 первого разряда будет подключена RC-цепь 15-1 (см.диаграмму 23, фиг. 2), поскольку ключ 9-1 в интервале времени t₂-t₃ разомкнут, D-триггер 7-1 переключится в со- стояние, соответствующее состоянию конденсатора RC-цепи 15-1. В интервале времени t₃-t₄ ключ 9-1 замкнут, состояние D-триггера 7-1 поддерживается за счет внешней обратной связи с прямого выхода на вход; в указанном интервале времени происходит восстановление (разряд, подзаряд) конденсатора RC-цепи 15-1.

В момент времени t₄ RC-цепь 15-1 от входа D-триггера 7-1 отключается до момент времени t₉. Восстановление состояния D-триггера 7-2 осуществляется в интервале времени t₄-t₅ (ключ 9-2 разомкнут, RC-цепь 15-2 подключена к входу D-триггера 7-2). В интервале времени t₅-t₆ происходит восстановление состояния конденсатора RC-цепи 15-2 в соответствии с состоянием D-триггера 7-2 (ключ 9-2 замкнут, RC-цепь 15-2 подключена к входу D-триггера 7-2). Аналогичным образом в интервале времени t₆-t₇ осуществляется восстановление состояния D-триггера 7-3 (в указанном интервале времени ключ 9-3 разомкнут, RC-цепь 15-3 подключена к входу D-триггера 7-3, диаграмма 25, фиг.2); в интервале времени t₇-t₈ происходит восстановление состояния конденсатора RC-цепи 15-3 (ключ 9-3 замкнут, RC-цепь 15-3 по-прежнему подключена к входу D-триггера 7-3).

После восстановления расстояния D-триггеров 7-1,7-3 восстанавливает свое состояние D-триггер 7-0 нулевого разряда. В отличие от процесса восстановления состояния D-триггеров 7-1,7-3 D-триггер 7-0 переключается непосредственно сигналом с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-1 через замкнутый ключ 8-0; управляющие сигналы, поступающие на второй вход элемента ИЛИ-НЕ 10-0, блокированы сигналом лог."1", поступающим по входной шине 1. Если импульс внешнего воздействия приходит во время действия управляющего сигнала (лог."1") на один из выходов Х1, Х2, Х3 демультиплексора 4 (диаграммы 23-25, фиг. 2), то сбиться могут D-триггеры только тех разрядов счетчика, в которых соответствующие RC-цепи 15 (15-1,15-3) в рассматриваемый момент отключены от входов D-триггеров 7 (7-1,7-3). D-триггер разряда, на втором входе элемента ИЛИ-НЕ 10 (10-1,10-3) которого действует сигнал лог. "1", восстановит свое состояние немедленно после окончания импульса внешнего воздействия, так как к его входу подключена соответствующая RС-цепь 15 (15-1,15-3), а ключ 9 (9-1,9-3) разомкнут. Восстановление состояния сбившихся разрядов происходит при последовательном периодическом обращении к ним в соответствии с логикой, представленной на временных диаграммах 23-25, фиг.2.

При поступлении импульса внешнего воздействия во время счетного импульса, поступающего по входной шине 1, процессы происходят следующим образом. Пусть например, импульс внешнего воздействия поступает в интервале времени t₁₀-t₁₅ (диаграмма 26, фиг.2), когда происходит переключение первого разряда счетчика. D-триггер 7-1 первого разряда воспринимает состояние с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11-2 второго разряда через замкнутый ключ 8-1, поэтому состояние D-триггера 7-1 определяется в этом интервале времени только состоянием D-триггеров 7-2, 7-3 второго и третьего разрядов. Последние, так же как и D-триггер 7-0 нулевого разряда, под действием внешнего импульса могут сбиваться. Процесс восстановления сбившихся D-триггеров из числа 7-0, 7-2, 7-3 происходит аналогично описанному выше в паузе между счетными импульсами.

Восстановление состояния D-триггера 7-1 первого разряда имеет ряд особенностей. Например, если импульс внешнего воздействия поступил в интервале времени t₁₂-t₁₃, а D-триггер 7-0 нулевого разряда импульсом внешнего воздействия сбился, то снялся на некоторое время и счетный сигнал (лог."1") на выходе элемента ИЛИ-НЕ 12-1. В момент времени t₁₃ к входу D-триггера 7-1 первого разряда подключается RC-цепь 15-1, ключ 9-1 разомкнут; D-триггер 7-1 примет состояние, соответствующее состоянию конденсатора RC-цепи 15-1. Поскольку в интервале времени t₁₀-t₁₅ происходит изменение состояния первого разряда и конденсатор RC-цепи 15-1 к моменту прихода импульса внешнего воздействия мог не успеть перезарядиться (как и происходит в случае, когда импульс внешнего воздействия поступает через короткое время после начала действия счетного импульса), D-триггер 7-1 переключится в состояние, которое он имел до начала действия счетного импульса (в рассматриваемом случае в состояние "лог."0").

Затем последовательно будут восстановлены состояния D-триггеров 7-2, 7-3, 7-0 второго, третьего и нулевого разрядов. После переключения D-триггера 7-0 в состояние лог."1" будет восстановлен счетный сигнал (лог. "1") на выходе элемента ИЛИ-НЕ 12-1, замкнется ключ 8-1, разомкнется ключ 9-1 и D-триггер 7-1 восстановит свое состояние (лог."1"). Если D-триггер 7-0 нулевого разряда под действием импульса внешнего воздействия своего состояния не изменил, счетный сигнал на входе первого разряда счетчика (лог."1" на выходе элемента ИЛИ-НЕ 12-1) сохранится. В этом случае первым восстановит свое состояние D-триггер 7-2 второго разряда, затем последовательно D-триггеры 7-3, 7-0 третьего и нулевого разрядов. Управляющий сигнал, поступающий в момент t₁₃ на вход первого разряда (на второй вход элемента ИЛИ-НЕ 10-1), блокируется счетным сигналом и воздействия на D-триггер 7-1 не оказывает.

С целью подтверждения осуществимости заявляемого счетчика импульсов в коде Грея и положительного эффекта, достигаемого от его использования, на предприятии изготовлен и испытан лабораторный образец, выполненный по схеме фиг.1.

Период следования управляющих сигналов, поступающих по входной шине, 2-40 мкс, длительность импульсов 10 мкс. Длительность счетных импульсов, поступающих по входной шине 1, 1 мс, скважность 10. Импульсы внешнего воздействия имитировались подачей коротких (до 5 мкс) электрических импульсов помех по шине 1 и организацией провалов по цепи питания (шина 16) счетчика. Макет счетчика испытан в диапазоне температур от -50 до +50^оС.

Проведенные испытания показали осуществимость предлагаемого изобретения и подтвердили его практическую ценность.