устройство для определения амплитуды и фазы дисбаланса

Формула изобретения

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ АМПЛИТУДЫ И ФАЗЫ ДИСБАЛАНСА, содержащее последовательно соединенные датчик вибрации, усилитель и аналоговый инвертор, датчик начального положения и формирователь импульсов, первый и второй компараторы, инвертор, цифровой индикатор фазы и цифровой индикатор амплитуды, отличающееся тем, что оно снабжено последовательно соединенными счетным триггером, вход которого связан с выходом формирователя импульсов, первым интегрирующим элементом, третьим компаратором и элементом ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого связан с выходом счетного триггера, а выход подключен к входу инвертора, вторым интегрирующим элементом, вход которого связан с выходом инвертора, а выход с прямым входом второго компаратора, последовательно соединенными первым коммутатором, управляющий вход которого связан с выходом второго коммутатора, первым фильтром нижних частот, первым квадратором, сумматором и блоком извлечения квадратного корня, выход которого подключен к цифровому индикатору амплитуды, третьим интегрирующим элементом, включенным между инверсным выходом счетного триггера и инверсным входом третьего компаратора, четвертым интегрирующим элементом, включенным между выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и инверсным входом второго компаратора, последовательно соединенными вторым коммутатором, управляющий вход которого связан с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторым фильтром нижних частот и вторым квадратором, выход которого подключен к второму входу сумматора, последовательно соединенными пятым интегрирующим элементом, вход которого связан с выходом формирователя импульса, и индикатором скорости и элементом вычисления арккосинуса, включенным между выходом первого фильтра нижних частот и цифровым индикатором фазы, второй вход которого связан через первый компаратор с выходом второго фильтра нижних частот, а выход усилителя подключен к информационным входам коммутаторов непосредственно и через инвертор.

Описание изобретения к патенту

Изобретение относится к устройствам определения величины и положения дисбаланса роторных механизмов и может быть использовано при разработке балансировочных станков резонансного типа.

Известно устройство для определения амплитуды и фазы дисбаланса, содержащее последовательно соединенные датчик начала отсчета и первый формирователь импульсов, последовательно соединенный датчик вибрации и усилитель, последовательно соединенные регистр и цифровой индикатор, второй элемент памяти, элемент совпадения и формирователь импульсов сброса [1]

Недостатками этого устройства являются сравнительно низкая точность, использование датчика положения и нанесение большого количества меток на роторный механизм с высокой точностью, что ограничивает точность и область возможного применения (например, для роторов малого диаметра нанесение большого количества меток затруднительно).

Наиболее близким к изобретению является устройство для определения амплитуды и фазы дисбаланса, содержащее датчик вибрации, датчик начального положения, первый и второй аналоговые компараторы, первый и второй формирователи и вычислительный узел, содержащий первый и второй элементы индикации, выход датчика вибрации соединен с входом первого формирователя [2]

Недостатком этого устройства является сравнительно низкая точность, поскольку данное устройство определяет положение дисбаланса по максимуму для результирующего сигнала, включающего широкополосные помехи, которые при малых дисбалансах и малом уровне сигналов могут искажать показания.

Техническим результатом изобретения является расширение функциональных возможностей за счет выделения текущего значения оборотной составляющей и повышение точности измерения.

Для этого в устройство для определения амплитуды в фазы дисбаланса, содержащее датчик вибрации, датчик начального положения, первый и второй аналоговые компараторы, первый и второй формирователи и вычислительный узел, содержащий первый и второй элементы индикации, выход датчика вибрации соединен с входом первого формирователя, введены счетный триггер, пять интегрирующих элементов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, инвертор, аналоговый инвертор, два аналоговых коммутатора и два фильтра нижних частот, выходы которых соединены с первым и вторым входами вычислительного узла, а входы соединены с выходами соответственно первого и второго аналоговых коммутаторов, первые входы которых соединены с выходом аналогового инвертора, вход которого соединен с выходом первого формирователя, который выполнен в виде полосового усилителя, и с вторыми входами первого и второго аналоговых коммутаторов, выход второго формирователя соединен со счетным входом счетного триггера и через первый интегрирующий элемент с третьим входом вычислительного узла, прямой и инверсный выходы счетного триггера соединены через второй и третий интегрирующие элементы с соответственно первым и инверсным входами первого компаратора, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход и выход которого соединены соответственно с прямым выходом счетного триггера и входом инвертора, который соединен с входом управления первого аналогового компаратора и через четвертый интегрирующий элемент с инверсным входом второго компаратора, прямой вход и выход которого соединены соответственно через пятый интегрирующий элемент с выходом инвертора и входом управления второго аналогового коммутатора.

Вычислительный узел содержит третий элемент индикации, который соединен с третьим входом вычислительного узла, элемент вычисления функции и дополнительный компаратор, первый и второй входы которого соединены соответственно с первым входом вычислительного узла и шириной порогового уровня, а выход с входом знака первого элемента индикации, вход которого соединен с выходом элемента вычисления функции arccos, вход которого соединен с вторым входом вычислительного узла, который соединен с входом первого элемента возведения в квадрат, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом второго элемента возведения в квадрат, вход которого соединен с первым входом вычислительного узла, а выход сумматора соединен через элемент извлечения корня квадратного с входом второго индикатора.

Вычислительный узел выполнен на однокристальной микроЭВМ, вход сброса которой через кнопку сброса соединен с общей шиной, первая и вторая группы выходов соединены с входами индикаторов и входами управления дополнительного аналогового коммутатора, первые три входа которого являются соответственно первым, вторым и третьим входами вычислительного узла, а четвертый вход дополнительного аналогового коммутатора соединен с выходом делителя, который включен между шиной источника питания и общей шиной, а выход дополнительного аналогового коммутатора соединен с входом однокристальной микроЭВМ через аналого-цифровой преобразователь.

На фиг.1 показана структурная схема устройства для определения амплитуды и фазы дисбаланса с одним из возможных вариантов выполнения вычислительного узла; на фиг.2- вариант выполнения вычислительного узла на основе однокристальной микроЭВМ; на фиг.3 временные диаграммы, поясняющие работу устройства.

Устройство для определения амплитуды и фазы дисбаланса содержит датчик 1 вибрации, датчик 2 начального положения, первый 3 и второй 4 аналоговые компараторы, усилитель 5, формирователи 6 и вычислительный узел 7, содержащий первый 8 и второй 9 элементы индикации, выход датчика 1 вибрации соединен с входом первого формирователя а также счетный триггер 10, пять интегрирующий элементов 11-15, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16, инвертор 17, аналоговый инвертор 18, два аналоговых коммутатора 19 и 20 и два фильтра 21 и 22 нижних частот, выходы которых соединены с первым и вторым входами вычислительного узла 7, а входы соединены с выходами соответственно первого 19 и второго 20 аналоговых коммутаторов, первые входы которых соединены с выходом аналогового инвертора 18, вход которого соединен с выходом первого формирователя 5, который выполнен в виде полосового усилителя, и с вторыми входами первого 19 и второго 20 аналоговых коммутаторов, выход блока 6 соединен со счетным входом счетного триггера 10 и через первый интегрирующий элемент 11 с третьим входом вычислительного узла 7, прямой и инверсный выходы счетного триггера 10 соединены через второй 12 и третий 13 интегрирующие элементы с соответственно первым и инверсным входами первого компаратора 3, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16, второй вход и выход которого соединены соответственно с прямым выходом счетного триггера 10 и входом инвертора 17, который соединен с входом управления первого аналогового компаратора 19 и через четвертый интегрирующий элемент 14 с инверсным входом второго компаратора 4, прямой вход и выход которого соединены соответственно через пятый интегрирующий элемент 15 с выходом инвертора 17 и входом управления второго аналогового коммутатора 20.

Вычислительный узел содержит третий элемент 23 индикации, который соединен с третьим входом вычислительного узла, элемент 24 вычисления функции arccos и дополнительный компаратор 25, первый и второй входы которого соединены соответственно с первым входом вычислительного узла и шиной порогового уровня, а выход с входом знака первого элемента индикации, вход которого соединен с выходом элемента вычисления функции arccos, вход которого соединен с вторым входом вычислительного узла, который соединен с входом первого элемента 25 возведения в квадрат, выход которого соединен с первым входом сумматора 27, второй вход которого соединен с выходом второго элемента 28 возведения в квадрат, вход которого соединен с первым входом вычислительного узла, а выход сумматора 27 соединен через элемент 29 извлечения корня квадратного с входом второго индикатора 9.

Вычислительный узел выполнен на однокристальной микроЭВМ 30, вход сброса которой через кнопку 31 сброса соединен с общей шиной, первая и вторая группы выходов соединены с входами индикаторов и входами управления дополнительного аналогового коммутатора 32, первые три входа которого являются соответственно первым, вторым и третьим входами вычислительного узла, а четвертый вход дополнительного аналогового коммутатора 32 соединен с выходом делителя 33, который включен между шиной 34 источника питания и общей шиной 35, а выход дополнительного аналогового коммутатора 32 соединен с входом однокристальной микроЭВМ 30 через аналого-цифровой преобразователь 36.

Устройство для определения фазы и дисбаланса работает следующим образом.

При прохождении метки около датчика 2 последний вырабатывает сигнал, который формирователем 6 преобразуется в импульс стандартной длительности. Эти импульсы поступают на интегрирующий элемент 11, на выходе которого выделяется постоянная составляющая, пропорциональная числу оборотов, которая поступает на третий вход вычислительного узла, который обеспечивает отображение на индикаторе 23 текущего значений числа оборотов. Одновременно эти импульсы (временная диаграмма 37) вызывают переключение счетного триггера 10, выходные сигналы которого показаны на временных диаграммах 38 и 39. Эти сигналы проходят через интегрирующие элементы 12 и 13, выходные сигналы которых показаны на временной диаграмме 40, поступающие на вход компаратора 3, выходной сигнал которого показан на временной диаграмме 41 и из которого, а также из сигнала с прямого выхода триггера 10 элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 16 формируется первый опорный сигнал (временная диаграмма 42), из которого и из инверсии к которому интегрирующими элементами 14 и 15 (временная диаграмма 43) и компаратором 4 формируется второй, квадратурный опорный сигнал (временная диаграмма 44).

Вибрационный сигнал с датчика 1 вибрации усиливается в выделенной полосе частот усилителя 5 (при необходимости он может выполнять однократное или двойное интегрирование сигнала, например, если требуется оценка в виде смещения, а в качестве датчика 1 используется акселерометр). Такой усиленный сигнал и его инверсия через коммутаторы 19 и 20 поступают на фильтры 21 и 22 низких частот. Выходные сигналы этих фильтров характеризуют постоянные составляющие, соответствующие произведению вибрационного сигнала на опорные сигналы с выходов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и компаратора 4, определяющие вибрацию на оборотной частоте. Из этих сигналов определяется величина амплитуды дисбаланса как корень квадратный из суммы их квадратов, и фаза дисбаланса, модуль которой определяется как arccos одного из сигналов, а знак фазы определяется путем выделения знака второго сигнала

arccosC; (1)

sign signS; (2)

A=, (3) где С и S опорные сигналы.

Вычислительный блок может быть реализован на основе аналоговых элементов, как показано на фиг.1, или цифровыми средствами, например с помощью однокристальной микроЭВМ, как показано на фиг.2, которая при этом реализует программно вычисления по формулам (1)-(3). При этом на микроЭВМ может быть возложен ряд дополнительных функций, например контроль напряжения питания. В качестве однокристальной микроЭВМ можно использовать микросхемы К1816ВЕ48, К1816ВЕ39, К1830ВЕ48, К1816ВЕ51 и другие.

Поскольку в предлагаемом устройстве обеспечивается определение величины и фазы дисбаланса для синхронно выделяемой составляющей на оборотной частоте, обеспечивается высокая точность измерения при большом динамическом диапазоне измерения и сравнительный простоте, поскольку не требуется использование умножителей частоты или большого количества меток с датчиком углового положения, а также перемножения аналоговых сигналов.