устройство для извлечения квадратного корня из суммы квадратов двух величин

Формула изобретения

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ ДВУХ ВЕЛИЧИН, содержащее два блока выделения модуля, входы которых являются соответственно первым и вторым информационными входами устройства, блок селекции максимального и минимального сигналов, сумматор и делитель напряжения, причем выходы блоков выделения модуля соединены с соответствующими входами блока селекции максимального и минимального сигналов, выход максимального сигнала которого соединен с первым входом сумматора, отличающееся тем, что, в него введены блок деления и блок сравнения, а делитель напряжения выполнен управляемым, причем выход минимального сигнала блока селекции максимального и минимального сигналов подключен к информационному входу управляемого делителя напряжения и первому входу блока деления, выход которого соединен с первым входом блока сравнения и управляющим входом управляемого делителя напряжения, выход которого подключен к второму входу сумматора, выход которого является выходом устройства, выход максимального сигнала блока селекции максимального и минимального сигналов соединен с вторым входом блока деления, второй и третий входы блока сравнения подключены к входам задания соответственно первого и второго опорного напряжения, выход блока сравнения соединен с третьим входом сумматора.

Описание изобретения к патенту

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам для извлечения квадратного корня из суммы квадратов двух величин, и может быть использовано в различных устройствах при решении задач преобразования координат, определения суммарного вектора с высокой точностью.

Известно устройство [1] содержащее блоки выделения модуля, суммирующие резисторы и диодно-резистивные цепи, формирующие зависимость, приближенно соответствующую вычислению корня квадратного. Устройство довольно простое, однако обладает невысокой точностью.

Известно устройство [2] время-импульсного типа, содержащее интегратор, подключенный к блоку сравнения, последовательно соединенные генератор, счетчик, преобразователь код-аналог и ключи, с помощью которых преобразователь включен в цепь обратной связи. Недостатком устройства является сложность конструкции, а также дрейф интегратора.

Известно устройство для извлечения корня [3] основанное на принципе кусочно-линейной аппроксимации. Устройство содержит преобразователь с переменным коэффициентом преобразования, который изменяют ступенчатым переключением, и многовходовый сумматор, на входы которого поступают напряжения с преобразователя. Устройство имеет значительную погрешность преобразования, обусловленную кусочно-линейной аппроксимацией.

Известны устройства [4, 5] в которых кусочно-линейная аппроксимация осуществляется на диодном преобразователе, выход которого подключен к операционному усилителю. Значительная погрешность обусловлена падением напряжения на диодах.

Известно устройство [6] содержащее два блока выделения модуля, блоки выделения экстремальных сигналов и сумматоры, которое реализует следующее выражение:

U_вых= 0,398(U+U)+0,5621U_x1, U>U

Устройство простое в реализации, но характеризуется значительной погрешностью преобразования около 4%

Наиболее близким техническим решением к заявляемому по большему количеству сходных существенных признаков и достигаемому эффекту является устройство [7] содержащее два блока выделения модуля сигналов, блок селекции максимального и минимального сигналов, второй и третий блоки выделения максимального сигнала, делитель напряжения на резисторе, трехвходовый сумматор на операционном усилителе, который к тому же выполняет функцию усилителя, с соответствующими связями.

Устройство реализует приближенное вычисление по следующему соотношению: U_z K1max(|U_x|U_y|) + K3min(|U_x|U_y| ) + K2max[K4max (|U_x|U_y| min(|U_x| U_y| )]

Устройство имеет максимальную методическую погрешность преобразования примерно 1% что соответствует среднеквадратической погрешности около 0,38%

Целью изобретения является уменьшение погрешности преобразования.

Цель в устройстве для извлечения квадратного корня из суммы квадратов двух величин, содержащем два блока выделения модулей, входы которых являются соответственно первым и вторым информационными входами устройства, блок селекции максимального и минимального сигналов, сумматор и делитель напряжения, причем выходы блоков выделения модуля соединены с соответствующими входами блока селекции максимального и минимального сигналов, выход максимального сигнала которого соединен с первым входом сумматора, достигается тем, что в него введен блок деления и блок сравнения, а делитель напряжения выполнен управляемым, причем выход минимального сигнала блока селекции максимального и минимального сигналов подключен к информационному входу управляемого делителя напряжения и первому входу блока деления, выход которого соединен с первым входом блока сравнения и управляющим входом управляемого делителя напряжения, выход которого подключен к второму входу сумматора, выход которого является выходом устройства, выход максимального сигнала блока селекции максимального и минимального сигналов соединен с вторым входом блока деления, второй и третий входы блока сравнения подключены к входам задания соответственно первого и второго опорного напряжения, выход блока сравнения соединен с третьим входом сумматора.

Функциональная схема устройства представлена на фиг. 1.

Устройство для извлечения квадратного корня из суммы квадратов двух величин содержит блоки 1, 2 выделения модуля, блок 3 селекции максимального и минимального сигналов, блок 4 деления, управляемый делитель 5 напряжения, сумматор 6, блок 7 сравнения, два источника опорного напряжения.

Блоки в устройстве соединены следующим образом. Входы первого и второго блоков 1 и 2 выделения модулей подключены к первому и второму информационным входам устройства, соответственно. Выходы первого и второго блоков 1 и 2 выделения модулей подключены к первому и второму входам блока 3 селекции максимального и минимального сигналов, соответственно. Выход максимального сигнала блока 4 селекции максимального и минимального сигналов подключен к первому входу блока 7 сравнения, второй вход которого подключен к первому входу сумматора 6 и к второму входу блока 4 деления. Максимальный сигнал блока 3 селекции максимального и минимального сигналов подключен к первому входу блока 4 деления и информационному входу управляемого делителя 5 напряжения.

Выход блока 4 деления подключен к управляющему входу управляемого делителя 5 напряжения, а также к первому входу блока 7 сравнения, второй вход которого подключен к первому источнику опорного напряжения, а третий вход к второму источнику опорного напряжения. Выход упpавляемого делителя 5 напряжения подключен к второму входу сумматора 6. Выход блока 7 сравнения подключен к третьему входу сумматора 6, выход которого является выходом устpойства.

Устройство работает следующим образом. На первый и второй информационные входы устройства поступают входные напряжения U_x и U_y, соответственно, которые поступают на соответствующий блок 1, 2 выделения модуля, на выходах которых получают напряженияU_x|U_y| соответственно. Эти напряжения поступают на соответствующие входы блока 3 селекции максимального и минимального сигналов, с первого выхода которого снимают напряжение максимальной амплитуды U_max, с второго напряжение минимальной амплитуды U_min, которые поступают на соответствующие входы блока 4 деления. На выходе блока 4 деления получают напряжение U4, пропорциональное K1 U_max/U_min, которое поступает на управляющий вход управляемого делителя 5 напряжения, на первый вход блока 7 сравнения и третий, управляющий вход сумматора 6.

С первого выхода блока 3 селекции максимального и минимального сигналов напряжение U_max поступает на первый вход сумматора 6. На выходе упpавляемого делителя 5 напряжения получают напряжение U_min/K1, которое поступает на второй вход сумматора 6. Сумматор 6 осуществляет переключение значения коэффициента передачи по логическим управляющим сигналам напряжений U7, формируемых на выходе блока 7 сравнения. Напряжение U7 формируют при сравнении первого и второго опорных напряжений U_o1, U_o2 с его информационным напряжением на первом входе, то есть с напряжением U4, которое получают на выходе блока 4 деления. Блок 7 сравнения выполняет функцию двухпорогового компаратора, у которого, к примеру, фиг. 2, при U4 < U_o1 на выходе логический "0"; при U_o1 < U4 < U_o2 на выходе логическая "1"; при U4 > U_o2 на выходе опять логический "0".

Напряжение U_o1 первого источника опорного напряжения выбирается такой величины, чтобы при К1 1,14 выполнялось равенство U_o1 U4. Тогда при 1 < К1 < 1,14 на выходе блока 7 сравнения получают логический сигнал "0" и переключатель в сумматоре 6 занимает положение "1", обеспечивая коэффициент передачи К_оК_о1. Напряжение U_o2 второго источника опорного напряжения выбирается таким, чтобы при К1 3,35 выполнялось равенство U_o2 U4. Тогда при 1,14 < K1 < 3,35 на выходе блока 7 сравнения получают логический сигнал "1" и переключатель в сумматоре 6 занимает положение "2", обеспечивая коэффициент передачи Ко К_о2. При К1 > >3,35 на выходе блока 7 сравнения получают логический сигнал "0" и переключатель опять занимает положение "1", обеспечивая коэффициент передачи К_о К_о1.

Сумматор 6 по своим входам имеет различные коэффициенты передачи: для первого входа это 1 (единица); для второго входа это a 0,4142. На его выходе сумматора 6 формируют напряжения в соответствии со следующими выражениями:

U_вых K_o1(U_max + aU_min/K1)

для 1<K1 < 1,14; (1)

U_вых K_o2(U_max + aU_min/K1)

для 1,14 < K1 < 3,35; (2)

U_вых K_o1(U_max + aU_min/K1)

для K1 > 3,35, (3)

где коэффициенты К_о1, К_о2, "а" определяют по отношению сопротивлений резисторов обратной связи в сумматоре 6.

К_о1 R_o1/R11, a R_o1/R12, K_o2 R_o2/R11.

Коэффициенты выбираются таким образом, чтобы с минимальной погрешностью обеспечить равенство выражения

K_o(i)(U_max+aU_min/K1 (4)

В конкретном случае были выбраны следующие параметры К_о1 1,0037 для 1 <K1 < 1,14; К_о2 1,011 для 1,142 < K1 < 3,35; К_о1 1,0037 для К1 > 3,35; a 0,4142.

По условию работы блока 3 селекции максимального и минимального сигналов U_min < U_max, при этом К1 U_max/U_min; 1 < K1. Для начала положим К_о К_о1 К_о2 1 (учтем это упрощение в дальнейшем).

Выражениe (4) можно представить в следующем виде

U U_min[K1+a/K1] (5)

В выражении (5) U_min можно сократить, тогда равенство (4) будет выполняться при условии

[K1+a/K1] (6)

Следовательно, нужно выбрать такие значения коэффициентов "а" и К_о, чтобы погрешность равенств (4), (6) была минимальна.

Из выражения (6) определим коэффициент "а", приняв К1 1

a K1[ K1] 0,4142 (7)

Погрешность преобразования q1 при использовании выражения (4) будет равна

q1[K1+0,4142/K1]/[ 1}100% (8)

Из выражения (8) определим значение коэффициента К1, при котором погрешность q1 будет иметь экстремальное значение. Для этого определим выражение для производной (q1)" и, приравняв ее к нулю, определим К1 (q1_экс), в результате получим численное значение К1 0,4142/(1-0,8284)= 1,5536. Этому значению К1 будет соответствовать величина экстремальной погрешности, равная q1_экс -1,48% При К1 1 и выбранных коэффициентах, погрешность равенства выражения (4) будет равна нулю.

Как видно из проведенного анализа значений погрешностей, q1 имеет экстремальное значение около -1,48% как показано на фиг. 2. Это означает, что при выбранных значениях а 0,4142 и К_о 1 напряжение U_вых на выходе сумматора 6 будет получаться меньше истинного значения максимально в 1,0148 раза. Чтобы полу-чить методическую погрешность измерений в 4 раза меньше, то есть около 0,37% следует увеличить выходное напряжение устройства в К_о1 раза при значениях коэффициента 1 < K1 < K1(1), в К_о2 раза при значениях коэффициента К1(1) < K1 < (2), в К_о1 раза при значениях коэффициента К1 > K1(2), как показано на фиг. 2.

Такая коррекция выходного напряжения осуществляется с помощью выбора резисторов сумматора 6. Pезультирующие значения погрешностей после коррекции показаны на фиг. 2, откуда видно, что максимальная ошибка не превышает погрешности в 0,37%

В этом устройстве для извлечения квадратного корня из суммы квадратов двух величин максимальная методическая ошибка вычисления равна 0,37% что более чем в 2 раза меньше, чем в устройстве-прототипе.

Заявленное устройство имеет более широкие функциональные возможности по сравнению с известными аналогичными устройствами, так как позволяет определять отношения между сигналами, которые являются важными параметрами при исследовании входных сигналов.