многовходовый одноразрядный сумматор
Классы МПК: | G06F7/50 для сложения; для вычитания |
Автор(ы): | Авгуль Леонид Болеславович[BY], Курносенко Сергей Васильевич[BY], Супрун Валерий Павлович[BY] |
Патентообладатель(и): | Авгуль Леонид Болеславович (BY) |
Приоритеты: |
подача заявки:
1992-10-12 публикация патента:
27.10.1995 |
Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения арифметическо-логических устройств процессоров. Многовходовый одноразрядный сумматор содержит k элементов сложения по модулю два (k=[log2n] n разрядность входного двоичного слова) и p мажоритарных элементов (p [n/2]), s-й из которых
имеет порог, равный 2 s. Многовходовый одноразрядный сумматор работает следующим образом. На входы поступают двоичные переменные x1 ... xn (в производном порядке). На выходах реализуются булевые функции fo ... fk соответственно, значения которых составляют двоичный код числа
единиц во множестве входных переменных {x1,x2, ... , xn}. Преимуществами сумматора являются простая конструкция и высокое быстродействие. 1 ил.
Рисунок 1
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-2t.gif)
Формула изобретения
МНОГОВХОДОВЫЙ ОДНОРАЗРЯДНЫЙ СУММАТОР,содержащий K элементов сложения по модулю два (K [log2n] n разрядность входного двоичного слова), выход r-го из которых![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-16t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-17t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-18t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-19t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047002/183.gif)
Описание изобретения к патенту
Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения арифметичеcко- логических устройств процессоров. Известен многовходовый одноразрядный сумматор, содержащий преобразователи двоичных кодов в унитарные и блок суммирования унитарных кодов [1]Недостатками устройства являются низкое быстродействие, а также формирование на выходах унитарного кода, что затрудняет применение сумматора при построении матричных арифметических устройств. Наиболее близким по функциональным возможностям и конструкции техническим решением к заявляемому является многовходовый одноразрядный сумматор, содержащий узлы обработки информации, состоящие из ячеек суммирования, каждая из которых включает в себя одноразрядные двоичные сумматоры и полусумматоры [2]
Недостатком известного многовходового сумматора является низкое быстродействие, которое значительно ухудшается с увеличением числа его входов. На чертеже представлена функциональная схема предлагаемого многовходового одноразрядного сумматора при n=10
Сумматор содержит k[log2n] 3 элемента сложения по модулю два 1,2 и 3, р [n/2]5 мажоритарных элементов 4 8, которые имеют пороги соответственно два, четыре, шесть, восемь и десять, n=10 входов 9.18, k+1 4 выхода 19 22. В общем случае многовходовый одноразрядный сумматор содержит k элементов сложения по модулю два (k=[log2n] n разрядность входного двоичного слова) и р мажоритарных элементов (р=[n/2]), s-й из которых (s=
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-3t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-4t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-5t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-6t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-7t.gif)
Для произвольного n реализуемые сумматором булевы функции f0, f1,fk определяются следующим образом:
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-8t.gif)
Mhn Mhn(
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-9t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-10t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-11t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-12t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-13t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-14t.gif)
![многовходовый одноразрядный сумматор, патент № 2047216](/images/patents/425/2047216/2047216-15t.gif)
Предлагаемый многовходовый одноразрядный сумматор строится в точном соответствии с (1). Отметим, что при h=n мажоритарный элемент Мnh выполняет функцию конъюнктора. Так, для рассматриваемого примера мажоритарный элемент с порогом десять представляет собой элемент И на десять входов. Преимуществом заявляемого многовходового одноразрядного сумматора является высокое быстродействие, которое, независимо от числа входов n, равно T 2t, где t задержка на вентиль. (56) 1. Авторcкое cвидетельcтво СССР N 1684791, кл. G 06 F 7/00, 1989. 2. Авторcкое cвидетельcтво СССР N 1559337, кл. G 06 F 7/00, 1988.
Класс G06F7/50 для сложения; для вычитания