многовходовый одноразрядный сумматор

Формула изобретения

МНОГОВХОДОВЫЙ ОДНОРАЗРЯДНЫЙ СУММАТОР,содержащий K элементов сложения по модулю два (K [log₂n] n разрядность входного двоичного слова), выход r-го из которых соединен с r-м выходом сумматора, отличающийся тем, что содержит p мажоритарных элементов (p [n/2]), s-й которых имеет порог, равный 2s, i-й вход сумматора соединен с i-м входом первого элемента сложения по модулю два и i-м входом s-го мажоритарного элемента, t-й вход j-го элемента сложения по модулю два соединен с выходом мажоритарного элемента с порогом t 2^j-1, (k + 1)-й выход сумматора соединен с выходом мажоритарного элемента с порогом 2^k.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения арифметичеcко- логических устройств процессоров.

Известен многовходовый одноразрядный сумматор, содержащий преобразователи двоичных кодов в унитарные и блок суммирования унитарных кодов [1]

Недостатками устройства являются низкое быстродействие, а также формирование на выходах унитарного кода, что затрудняет применение сумматора при построении матричных арифметических устройств.

Наиболее близким по функциональным возможностям и конструкции техническим решением к заявляемому является многовходовый одноразрядный сумматор, содержащий узлы обработки информации, состоящие из ячеек суммирования, каждая из которых включает в себя одноразрядные двоичные сумматоры и полусумматоры [2]

Недостатком известного многовходового сумматора является низкое быстродействие, которое значительно ухудшается с увеличением числа его входов.

На чертеже представлена функциональная схема предлагаемого многовходового одноразрядного сумматора при n=10

Сумматор содержит k[log₂n] 3 элемента сложения по модулю два 1,2 и 3, р [n/2]5 мажоритарных элементов 4 8, которые имеют пороги соответственно два, четыре, шесть, восемь и десять, n=10 входов 9.18, k+1 4 выхода 19 22.

В общем случае многовходовый одноразрядный сумматор содержит k элементов сложения по модулю два (k=[log₂n] n разрядность входного двоичного слова) и р мажоритарных элементов (р=[n/2]), s-й из которых (s=) имеет порог, равный 2s. Выход r-го элемента сложения по модулю два (r=) соединен с r-м выходом сумматора, i-й вход (i=) которого соединен с i-м входом первого элемента сложения по модулю два и i-м входом s-го мажоритарного элемента. При этом t-й вход j-го элемента сложения по модулю два (j=, t= l [n/2^j-1] ) соединен с выходом мажоритарного элемента с порогом t 2^j-1, а (k+1)-й выход сумматора соединен с выходом мажоритарного элемента с порогом 2^k.

Многовходовый одноразрядный сумматор при n=10 работает следующим образом. На входы 9.18 поступают двоичные переменные х₁.х₁₀ (в произвольном порядке). На выходах 19.22 реализуются булевы функции f₀.f₃ соответственно, значения которых составляют двоичный код числа N 8f₃ + 4f₂ + 2f₁ + f₀ единиц во множестве входных переменныхх₁, х₂,х₁₀}

Для произвольного n реализуемые сумматором булевы функции f₀, f₁,f_k определяются следующим образом:

(1) где функция n-входового мажоритарного элемента с порогом h М_n^hопределяется следующим образом:

M^h_n M^h_n()=

Предлагаемый многовходовый одноразрядный сумматор строится в точном соответствии с (1).

Отметим, что при h=n мажоритарный элемент М_n^h выполняет функцию конъюнктора. Так, для рассматриваемого примера мажоритарный элемент с порогом десять представляет собой элемент И на десять входов.

Преимуществом заявляемого многовходового одноразрядного сумматора является высокое быстродействие, которое, независимо от числа входов n, равно T 2t, где t задержка на вентиль. (56) 1. Авторcкое cвидетельcтво СССР N 1684791, кл. G 06 F 7/00, 1989.

2. Авторcкое cвидетельcтво СССР N 1559337, кл. G 06 F 7/00, 1988.