устройство для умножения чисел в позиционном коде
Классы МПК: | G06F7/52 для умножения; для деления |
Патентообладатель(и): | Ханджян Олег Аршавирович |
Приоритеты: |
подача заявки:
1994-01-17 публикация патента:
20.02.1996 |
Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных цифровых вычислительных устройствах на цифровых интегральных микросхемах. Целью изобретения является уменьшение объема и повышение быстродействия. Устройство умножения чисел в позиционном коде обеспечивает умножение путем суммирования разрядного множимого на комбинационном /m - 1/ каскадном сумматоре, реализованном на двухвходовых сдвоенных элементах И - ИЛИ, с числом двухвходовых сдвоенных элементов И - ИЛИ в каждом каскаде, равным номеру каскада, соединенных между собой для случая двухразрядного множителя так, что после каждого каскада число разрядов множимого, участвующих в преобразовании, увеличивается на один, начиная со старшего разряда множимого и младшего разряда добавленного множимого. 1 ил., 1 табл.
Рисунок 1
Формула изобретения
УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ В ПОЗИЦИОННОМ КОДЕ, содержащее m-разрядный регистр множимого (m - разрядность множимого), двухразрядный регистр множителя, две группы по m элементов И в каждой и m(m - 1)/2 двухвходовых сдвоенных элементов И - ИЛИ, причем выход i-го разряда регистра множимого соединен с первыми входами i-х элементов И первой и второй групп (i = 1,..., m), вторые входы элементов И первой группы объединены и соединены с выходом первого младшего разряда регистра множителя, вторые входы элементов И второй группы объединены и соединены с выходом второго разряда регистра множителя, одноименные входы двухвходовых сдвоенных элементов И - ИЛИ объединены между собой, отличающееся тем, что двухвходовые сдвоенные элементы И - ИЛИ объединены в m - 1 каскадов, соединенных последовательно, причем число двухвходовых сдвоенных элементов И - ИЛИ в каждом каскаде равно номеру каскада, при этом выходы первого элемента И первой группы и m-го элемента И второй группы являются соответственно выходами первого и 2m-го разрядов результата устройства, выход j-го элемента И первой группы (j = 2,...,m) соединен с первыми входами первых двухвходовых сдвоенных элементов И - ИЛИ в l-м каскаде (l = m - 1, ...,1), выход K-го элемента И второй группы соединен с вторыми входами K-х двухвходовых сдвоенных элементов И - ИЛИ (K = 1,...,m - 1) в K-м каскаде, выходы s-х элементов ИЛИ и s-х элементов И (s = 1,...,p) двухвходовых сдвоенных элементов И - ИЛИ p-го каскада (p = 1,...,m - 1) соединены соответственно с вторыми входами s-х и первыми входами (s + 1)-х двухвходовых сдвоенных элементов И - ИЛИ (p + 1)-го каскада, выходы двухвходовых сдвоенных элементов И - ИЛИ (m - 1)-го каскада являются соответственно выходами с второго по (2m - 1)-й разрядов результата устройства.Описание изобретения к патенту
Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и специализированных цифровых вычислительных устройствах на цифровых интегральных микросхемах. Известно устройство умножения, содержащее регистр множимого и регистр множителя. Множимое и множитель представляют числами в цифровом двоичном коде и используют параллельную передачу разрядов чисел по шинам данных и схему устройства умножения для параллельных чисел. Такое техническое решение в принципе не обеспечивает работу в реальном масштабе времени, так как выполнение умножения требует определенного времени, в течение которого множимое и множитель должны сохранять свое значение. Этого можно избежать, если сместить все значения множимого и множителя в область положительных значений и перейти к представлению чисел в двоичном позиционном коде. Например, число пять представляется как число 0.011111, содержащее пять единиц. Умножение в этом случае осуществляется путем суммирования множимого Х столько раз, сколько единиц в позиционном представлении множителя W. При использовании комбинационного сумматора такой умножитель может работать в режиме непрерывного изменения чисел на входе, так как здесь нет обратных связей. Известен комбинационный сумматор для сложения чисел в позиционном представлении, реализованный на двухвходовых сдвоенных элементах И-ИЛИ. Недостатком известного сумматора является большой объем оборудования. Если два числа в позиционном представлении содержат по m разрядов, то количество двухвходовых сдвоенных элементов И-ИЛИ в сумматоре равно Э m(m-1). Цель изобретения уменьшение объема оборудования и повышение быстродействия. На чертеже приведена структурная схема предложенного устройства умножения (для случая двухразрядного множителя). Она содержит m-разрядный регистр 1 для числа множимого в позиционном коде, двухразрядный регистр 2 для числа множителя в позиционном коде, вентильные сборки 3 и 4, обеспечивающие подачу на входы сумматора 5 множимого в зависимости от значения множителя в соответствии с логикой, определяемой таблицейСб4 Сб3 "X0" (W2 0, W1 0) 0 0 "X1" (W2 0, W2 1) 0 1 "X2" (W2 1, W2 1) 1 1
Сумматор 5 является комбинационным сумматором и выполнен на двухвходовых сдвоенных элементов И-ИЛИ, связи которых между собой (для случая m 4) описываются следующими логическими уравнениями:
вых 8 X4g
вых 7 X1g X2g X3g X4
вых 6 x1g&x2g&x4
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054198/8744.gif)
вых 5 (x1g&x4
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054198/8744.gif)
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054198/8744.gif)
вых 4 x1g&x4
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054198/8744.gif)
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054198/8744.gif)
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054198/8744.gif)
вых 3 (x1g
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054198/8744.gif)
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054198/8744.gif)
вых 2 x1g
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054198/8744.gif)
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054198/8744.gif)
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054198/8744.gif)
вых 1 X1
Устройство умножения работает следующим образом. Пусть на вход устройства умножения поступает число множимого, содержащее K
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054063/8773.gif)
![устройство для умножения чисел в позиционном коде, патент № 2054709](/images/patents/418/2054709/2054709t.gif)
Класс G06F7/52 для умножения; для деления