устройство для вычисления корней

Формула изобретения

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОРНЕЙ, содержащее сумматор функции, блок сравнения с порогом, блок приращения функции, шифратор, регистр приращения корня, дешифратор, сумматор корня, сумматор и блок управления, причем вход задания начального приближения устройства соединен с установочным входом сумматора функции, выход суммы которого соединен с информационным входом шифратора, вход разрешения которого соединен с первым выходом блока управления, второй выход которого соединен с синхровходом регистра приращения корня, выход которого соединен с информационным входом блока сравнения с порогом и входом дешифратора, выход которого соединен с информационным входом сумматора корня, синхровход которого соединен с входом разрешения блока сравнения с порогом и с третьим выходом блока управления, четвертый и пятый выходы которого соединены соответственно с синхровходами сумматора функции и блока приращений функции, выход кода приращения и выход готовности которого соединены соответственно с информационным входом сумматора функции и входом разрешения блока управления, входы останова и запуска которого соединены соответственно с выходом блока сравнения с порогом и входом запуска устройства, выход которого соединен с выходом сумматора корня, знаковый выход регистра приращения корня соединен с первым входом сумматора, второй вход которого соединен со знаковым выходом блока приращения функции, отличающееся тем, что оно содержит формирователь знака приращения корня, состоящий из триггера и элемента РАВНОЗНАЧНОСТЬ, первый вход которого соединен с выходом триггера, информационный и установочный входы которого соединены соответственно с выходом сумматора и с входом задания знака производной устройства, второй вход и выход элемента РАВНОЗНАЧНОСТЬ соединены с выходом знака сумматора функции и входом знакового разряда регистра приращения корня, информационный вход которого соединен с выходом шифратора.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может быть использовано в системах управления реального времени для построения специализированных вычислительных устройств и функциональных преобразователей информации.

Целью изобретения является упрощение устройства и сокращение аппаратурных затрат.

На чертеже приведена схема устройства.

Устройство содержит блок 1 приращения функции, сумматор 2 функции, шифратор 3, формирователь 4 знака приращения корня, состоящий из триггера 5 и элемента РАВНОЗНАЧНОСТЬ 6, регистр 7 приращения корня, дешифратор 8, сумматор 9 корня, блок 10 сравнения с порогом, блок 11 управления, сумматор 12, вход 13 задания начального приближения, выход 14, вход 15 задания знака производной и вход 16 запуска устройства.

Блок 11 управления содержит последовательно соединенные первый элемент задержки, элемент И, элемент ИЛИ, ждущий мультивибратор, второй, третий и четвертый элементы задержки, причем первый, второй, третий, четвертый и пятый выходы блока управления соединены соответственно с выходом ждущего мультивибратора, второго, третьего, четвертого элементов задержки и выхода элемента ИЛИ, а входы запуска, разрешения и останова блока управления соединены соответственно с вторым входом элемента ИЛИ, вторым входом элемента И и входом первого элемента задержки.

Устройство при вычислении корня уравнения а_nxⁿ + a_n-1x^n-1 + + a₀ 0 работает следующим образом. Перед началом работы устройства в сумматор 2 функции, которое, например, для нулевого значения корня равно значению коэффициента а₀. В регистры и сумматоры блока 1 приращения функции заносятся значения коэффициентов а_i, а регистр 7 приращения корня устанавливается в нулевое состояние. В зависимости от знака производной заданной функции триггер 5 формирователя 4 знака приращения корня по входу 15 задания знака производной устройства устанавливается в соответствующее состояние (нулевое для положительного и единичное для отрицательного значений производной функции).

На вход 16 запуска устройства поступает сигнал запуска под воздействием которого блок 11 управления (построенный на базу ждущего мультивибратора и элементов задержки) выдает последовательность управляющих импульсов.

В первом такте шифратор 3 формирует на своем выходе и выдает на вход регистра 7 приращения корня код номера старшего значащего разряда значения функции, поступающего с выхода сумматора 2 функции на вход шифратора 3. Знак приращения корня х на первой итерации решения формируется с помощью формирователя 4, в зависимости от состояния триггера 5 знака производной функции y" и в соответствии со знаком кода функции y в сумматоре 1 функции и для уравнения с положительной производной функции знак приращения корня выбирается противоположным знаку заданной функции. Код приращения корня фиксируется в регистре 7 приращения корня во втором такте.

В третьем такте блок 11 управления выдает разрешающий сигнал на вход разрешения блока 10 сравнения с порогом, где происходит сравнение величины приращения корня с заданной точностью. Если приращение корня больше заданной точности, то блок 10 сравнения с порогом выдает единичный сигнал на блок 11 управления для продолжения итерационного процесса. В этом же, третьем такте значение приращения корня с выхода регистра 7 приращения корня подается через дешифратор 8 на вход сумматора 9 корня, где оно прибавляется (или вычитается в зависимости от знака регистра 7 приращения корня) к предыдущему значению корня.

В четвертом такте блок 1 приращения функции начинает вычислять приращение функции для нового значения корня. Количество затрачиваемых для этого тактов зависит от вида заданной функции. После окончания этого процесса с выхода готовности блока 1 приращения функции поступает сигнал на вход разрешения блока 11 управления, который выдает разрешающий сигнал на синхровход сумматора 2 функции, где в пятом такте вычисляется новое значение функции.

Кроме описанных выше действий, в первом такте каждой последующей итерации производится фиксирование в триггере 5 формирователя знака приращения корня 4 текущего знака производной функции, вычисленного с помощью сумматора 12 как сумма знака приращения функции и знака соответствующего ей приращения корня. Если приращение корня меньше заданной точности, то блок 10 сравнения с порогом определяет признак окончания работы устройства, поскольку в этом случае на вход останова блока 11 управления поступает нулевой сигнал с выхода блока 10 сравнения с порогом. Искомое значение корня содержится в сумматоре 9 корня и фиксируется на выходе 14 устройства.

По сравнению с прототипом предлагаемое устройство имеет более простую структуру и меньший объем аппаратурных затрат, так как из прототипа исключены такие сложные блоки, как шифратор, два сумматора, а введен одноразрядный сумматор и простой формирователь знака приращения корня, содержащий триггер и элемент РАВНОЗНАЧНОСТЬ.

Существенным отличием предлагаемого устройства от известных является переход от обработки полноразрядных чисел к работе над двоичными порядками кодов, представляющих номера старших значащих разрядов чисел, что позволяет сократить объем аппаратурных затрат, так как уменьшается разрядность блоков, выполняющих промежуточные вычисления, и разрядность шин для обмена информацией между этими блоками. В этом случае данное устройство отличается более высоким быстродействием по сравнению с известными и позволяет вычислять корни нелинейных уравнений и обрабатывать информацию о быстропротекающих процессах в реальном масштабе времени. По сравнению с прототипом устройство имеет меньший объем аппаратурных затрат благодаря использованию простого блока формирователя знака приращения корня.