устройство для коррекции фазы

Формула изобретения

УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ФАЗЫ, содержащее первый четвертый триггеры, C-вход первого из которых соединен с первой входной шиной, с первым входом первого элемента И, с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с второй входной шиной, с первым входом второго элемента И и с C-входом второго триггера, выход с D-входом третьего триггера, инверсный выход которого соединен с вторым входом первого элемента И, C-вход через первый элемент задержки соединен с первым входом первого элемента ИЛИ и с выходом второго элемента И, второй вход которого соединен с инверсным выходом четвертого триггера, D-вход которого соединен с шиной логической единицы, R-вход с выходом второго элемента задержки, C-вход через третий элемент задержки с выходом первого элемента И и с вторым входом первого элемента ИЛИ, выход которого соединен с выходной шиной, третий вход с выходом формирователя импульсов, четвертый элемент задержки, выход которого соединен с первым входом третьего элемента И, второй и третий элементы ИЛИ, выход первого из которых соединен с входом пятого элемента задержки, причем D-входы первого и второго триггеров соединены с шиной логической единицы, шину установки исходного состояния, отличающееся тем, что, с целью расширения области применения за счет обеспечения работы с короткими информационными импульсами, в него введены шестой и седьмой элементы задержки и четвертый элемент И, первый вход которого соединен с прямым выходом первого триггера, второй вход - с первым входом второго элемента ИЛИ, через шестой элемент задержки с прямым выходом третьего триггера и через седьмой элемент задержки с R-входом третьего триггера, выход с первым входом третьего элемента ИЛИ, выход которого соединен с входом формирователя импульсов, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с входом второго элемента задержки и с вторым входом второго элемента ИЛИ, третий вход которого соединен с шиной установки исходного состояния, причем выход пятого элемента задержки соединен с R-входами первого и второго триггеров, прямой выход второго из которых соединен с второй входной шиной.

Описание изобретения к патенту

Изобретение относится к технике связи и может быть использовано в схемах синхронизации для коррекции фазы процесса за счет добавления в корректируемую последовательность, имеющую высокие требования к положению переднего фронта и длительности импульсов, дополнительных (корректирующих) импульсов.

Во многих устройствах синхронизации необходимо проводить коррекцию импульсной последовательности за счет добавления в нее или вычитания из нее строго определенного количества корректирующих импульсов. Для этой цели используют различные устройства для вычитания и добавления импульсов.

Известно устройство, в котором корректирующие импульсы запоминаются в счетчике, а после прохождения импульса корректируемой последовательности устройство доформировывает соответствующее количество дополнительных импульсов. В этом устройстве импульсы корректируемой последовательности имеют минимальную задержку, но устройство может осуществлять коррекцию только при поступлении импульсов корректируемой последовательности.

Когда из-за соображений быстродействия всей системы необходимо проводить коррекцию в темпе поступления корректирующих импульсов, не дожидаясь импульса корректируемой последовательности, используют устройства с "симметричными" входами.

Известно устройство, которое содержит многофазный генератор импульсов, первый-восьмой триггеры, первый-третий элементы ИЛИ, первый-третий элементы И 6, счетчик, формирователь импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый-пятый элементы задержки. Прямой выход первого триггера подключен к D-входу третьего триггера, C-вход и R-вход которого подключены соответственно к первому и второму выходам многофазного генератора импульсов, а прямой выход к первому входу первого элемента ИЛИ и к R-входу первого триггера. Прямой выход второго триггера подключен к D-входу четвертого триггера, C-вход и R-вход которого подключены соответственно к третьему и четвертому выходам многофазного генератора импульсом, а прямой выход второму входу первого элемента ИЛИ и к R-входу второго триггера. Прямой выход седьмого триггера подключен к D-входу восьмого триггера, С-вход и R-вход которого подключены соответственно к пятому и шестому выходам многофазного генератора импульсом, а прямой выход к третьему входу первого элемента ИЛИ и к R-входу седьмого триггера, управляющему входу счетчика, соединенного тактовым входом через пятый элемент задержки с выходом первого элемента ИЛИ, а обнуляющим входом с шиной установки исходного состояния устройства. Выход последнего разряда счетчика через последовательно соединенные первый элемент И и формирователь импульсов подключен к первому входу второго элемента ИЛИ, объединенного по входу с С-входом седьмого триггера и с выходной шиной устройства. Второй вход второго элемента ИЛИ подключен к выходу второго элемента И и через первый элемент задержки к С-входу пятого триггера, инверсный выход которого соединен с первым входом третьего элемента И. Третий вход второго элемента ИЛИ подключен к выходу третьего элемента И и через второй элемент задержки к С-входу шестого триггера, инверсный выход которого соединен с вторым входом второго элемента И. Первый вход второго элемента И объединен с С-входом первого триггера, первой входной шиной устройства и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к второму входу третьего элемента И, С-входу второго триггера и к второй входной шине устройства, а выход к управляющему входу шестого триггера. Прямые выходы пятого и шестого триггеров, R-входы которых объединены с выходом четвертого элемента задержки, соединены соответственно с первым и вторым входами третьего элемента ИЛИ, подключенного выходом через третий элемент задержки к второму входу первого элемента И и входу четвертого элемента задержки. При этом D-входы первого, второго, пятого и седьмого триггеров объединены с шиной логической единицы.

Импульс, поступивший на одну из входных шин известного устройства, попадает на выходную шину устройства и одновременно блокирует другую входную шину на время, равное минимальному периоду следования импульсов для потребителя. В случае прихода импульса на закрытую входную шину последний запоминается устройством. После того, как будет выдержан необходимый интервал после следования предыдущего импульса, устройство сформирует импульс на выходную шину.

Это устройство имеет высокое быстродействие при проведении коррекции и вносит малую задержку при прохождении через него импульсов. Однако длительность "суммируемых" устройством импульсов должна быть большой. В устройстве возможно сокращение длительности деформировываемых импульсов на время не большее чем 1,5 периода многофазного генератора импульсов, поэтому период тактов должен быть меньше, чем допуск на длительность обрабатываемых устройством импульсов в полтора раза; 1,5 периода многофазного генератора импульсов это время, за которое им будет сформировано 9 тактов. В реальных системах величина погрешности (время, на которое может быть укорочен (удлинен) импульс) составляет, как правило, не более 30-50% т.е. устройство можно использовать, если длительность импульсов, поступающих на его входы, не менее чем в 20 раз превышает длительность тактов многофазного генератора импульсов. В технике связи (в том числе и устройствах синхронизации), ориентированной на максимальное быстродействие, длительность информационных импульсов выбирается минимально возможной. Т.е. длительность информационных импульсов может быть близка (превышать всего в несколько раз) к быстродействию (времени переключения) элементов данной элементной базы. Поэтому, используя ту же элементную базу в устройстве-прототипе, что и во всей системе нельзя получить такты длительностью во много раз меньше, чем длительности информационных импульсов. Выбор для какой-то части системы (в частности для устройства коррекции фазы) более быстродействующей элементной базы не всегда возможен. Например, в случае, когда система реализована на наиболее быстродействующей элементной базе. Поэтому в быстродействующих устройствах синхронизации, где важна не только минимальная задержка в прохождении импульсов, но и необходимо работать с относительно короткими импульсами (эти требования, как правило, следуют вместе) невозможно использовать устройство-прототип.

Цель изобретения расширения области применения за счет обеспечения работы с короткими информационными импульсами.

Это достигается тем, что в устройство, содержащее первый, второй, третий, четвертый триггеры, C-вход первого из которых соединен с первой входной шиной, с первым входом первого элемента И, с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с второй входной шиной, с первым входом второго элемента И и с С-входом второго триггера, выход с D-входом третьего триггера, инверсный выход которого соединен с вторым входом первого элемента И, С-вход через первый элемент задержки соединен с первым входом первого элемента ИЛИ и с выходом второго элемента И, второй вход которого соединен с инверсным выходом четвертого триггера, D-вход которого соединен с шиной логической единицы, R-вход с выходом второго элемента задержки, С-вход через третий элемент задержки соединен с выходом первого элемента И и с вторым входом первого элемента ИЛИ, выход которого соединен с выходной шиной, третий вход с выходом формирователя импульсов, четвертый элемент задержки, выход которого соединен с первым входом третьего элемента И и входом второго элемента задержки, второй и третий элементы ИЛИ, выход первого из которых соединен с входом пятого элемента задержки, D-входы первого и второго триггеров соединены с шиной логической единицы, шину установки исходного состояния, дополнительно введены шестой, седьмой элементы задержки и четвертый элемент И, первый вход которого соединен с прямым выходом первого триггера, второй вход с первым входом второго элемента ИЛИ, через шестой элемент задержки с прямым выходом третьего триггера и через седьмой элемент задержки с R-входом третьего триггера, выход с первым входом третьего элемента ИЛИ, выход которого соединен с входом формирователя импульсов, второй вход с выходом третьего элемента И, первый вход которого соединен с входом второго элемента ИЛИ, третий вход которого соединен с шиной установки исходного состояния, причем выход пятого элемента задержки соединен с R-входами первого и второго триггеров, прямой выход второго из которых соединен с вторым входом третьего элемента И, а прямой выход четвертого триггера соединен с входом четвертого элемента задержки.

Признаки, отличающие предлагаемое решение от прототипа, позволяют сделать вывод о соответствии критерию "новизна". Предлагаемая совокупность признаков не встречалась для решения поставленной задачи, что позволяет сделать вывод о соответствии технического решения критерию "существенные отличия". Применение устройства для коррекции фазы обеспечивает работу с короткими информационными импульсами за счет того, что "запоминание" импульсов, пришедших на входные шины устройства, осуществляется на отдельных для каждой входной шины триггерах (на первом и втором), в то время как в прототипе для этой цели используются один счетчик и схема привязки к тактам для поочередного подключения входных шин устройства к входу счетчика. Это позволило уменьшить время реакции устройства на информационные импульсы и работать с более короткими импульсами.

На фиг.1 приведена структурная схема устройства для коррекции фазы, где 1 первый триггер, 2 второй триггер, 3 четвертый триггер, 4 третий триггер, 5 третий элемент ИЛИ, 6 первый элемент ИЛИ, 7 второй элемент ИЛИ, 8 формирователь импульсов, 9 элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, 10 четвертый элемент И, 11 первый элемент И, 12 второй элемент И, 13 третий элемент И, 14 третий элемент задержки, 15 первый элемент задержки, 16 шестой элемент задержки, 17 седьмой элемент задержки, 18 четвертый элемент задержки, 19 второй элемент задержки, 20 пятый элемент задержки.

С-вход первого триггера 1 соединен с первой входной шиной, с первым входом первого элемента И 11, с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9, второй вход которого соединен с второй входной шиной, с первым входом второго элемента И 12 и с С-входом второго триггера 2. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 соединен с D-входом третьего триггера 4, инверсный выход которого соединен с вторым входом первого элемента И 11, C-вход через первый элемент задержки 15 соединен с первым входом первого элемента ИЛИ 6 и с выходом второго элемента И 12, второй вход которого соединен с инверсным выходом четвертого триггера 3, D-вход четвертого триггера 3 соединен с шиной логической единицы, R-вход с выходом второго элемента задержки 19, С-вход через третий элемент задержки 14 соединен с выходом первого элемента И 11 и с вторым входом первого элемента ИЛИ 6, выход которого соединен с выходной шиной, третий вход с выходом формирователя импульсов 8. Выход четвертого элемента задержки 18 соединен с первым входом третьего элемента И 13 и входом второго элемента задержки 19. Выход второго элемента ИЛИ 7 соединен с входом пятого элемента задержки 20. D-входы первого 1 и второго 2 триггеров соединены с шиной логической единицы. Первый вход четвертого элемента И 10 соединен с прямым выходом первого триггера 1, второй вход с первым входом второго элемента ИЛИ 7, через шестой элемент задержки 16 с прямым выходом третьего триггера 4 и через седьмой элемент задержки 17 с R-входом третьего триггера 4. Выход четвертого элемента И 10 соединен с первым входом третьего элемента И 5, выход которого соединен с входом формирователя импульсов 8. Второй вход третьего элемента ИЛИ 5 соединен с выходом третьего элемента И 13, первый вход которого соединен с входом второго элемента ИЛИ 7. Третий вход второго элемента ИЛИ 7 соединен с шиной установки исходного состояния, причем выход пятого элемента задержки 20 соединен с R-входами первого 1 и второго 2 триггеров. Прямой выход второго триггера 2 соединен с вторым входом третьего элемента И 13, а прямой выход четвертого триггера 3 соединен с входом четвертого элемента задержки 18.

Первый 1, второй 2, третий 4, четвертый 3 триггеры являются D-триггерами (D информационный вход, С тактовый вход, R вход сброса), в качестве D-триггера можно использовать микросхему 564 ТМ2. В качестве формирователя импульсов 8 можно использовать блокинг-генератор, запускающийся по положительному (с низкого уровня в высокий) перепаду сигнала на входе и формирующий при этом импульс длительностью, равной длительности импульсов, поступающих на входные шины устройства. В качестве элементов, реализующих функции ИЛИ, И, ИСКЛЮЧАЮЩЕЕ ИЛИ можно использовать микросхемы любых серий (например 564). Третий 14, первый 15, шестой 16, седьмой 17, четвертый 18, второй 19 и пятый 20 элементы задержки передают сигнал (высокий уровень) с входа к выходу с задержками Т₁, Т₂, Т₃, Т₄, Т₅, Т₆, Т₇ соответственно. При снятии высокого уровня с выхода элемента задержки низкий уровень на его выходе появляется без задержки. При этом времена Т₁-Т₇ определяются из следующих выражений.

t₁ > T₁ > t₂ + t₃ + t₄, где t₁ длительность импульсов, поступающих на входные шины устройства;

t₂ минимальное необходимое опережение информации на D-входе третьего триггера 4 по сравнению с информацией на С-входе этого триггера;

t₃ задержка сигнала при прохождении через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9;

t₄ время срабатывания третьего триггера 4 от сигнала на С-входе последнего.

При этом для упрощения описания быстродействие входов первого элемента И 11 принимается одинаковым, время переключения его как в единичное состояние, так и в нулевое также принимается одинаковым.

t₁ > T₂ > t₂ + t₃ t₅, где t₅ задержка сигнала при прохождении через второй элемент И 12.

T₃ t₁ + t₆ t₇, T₅ t₁ + t₆ t₈, где t₆ минимальный допустимый промежуток между импульсами на выходной шине устройства;

t₇ задержка при прохождении сигнала через цепочку элементов: первый элемент задержки 15, третий триггер 4, четвертый элемент И 10, третий элемент ИЛИ 5, формирователь импульсов 8;

t₈ задержка при прохождении сигнала через цепочку элементов: третий элемент задержки 14, четвертый триггер 3, третий элемент И 13, третий элемент ИЛИ 5, формирователь импульсов 8. При этом быстродействие первого 11 и второго 12 элементов И для упрощения описания принимается одинаковым, и также одинаковым принимается быстродействие всех входов первого элемента ИЛИ 6.

T₄ t₉ t₁₀, где t₉ время, равное длительности импульса, который будучи подан на вход четвертого элемента И 10 (на другом входе есть разрешающий (высокий) уровень) сможет запустить формирователь импульсов 8 (для упрощения описания быстродействие входов четвертого элемента И 10 принимается одинаковым);

t₁₀ время обнуления третьего триггера 4 от сигнала на R-входе.

T₆ t₁₁ t₁₂ где t₁₁ время равное длительности импульса, который будучи подан на вход третьего элемента И 13 (на другом входе есть разрешающий (высокий) уровень) сможет запустить формирователь импульсов 8 (для упрощения описания быстродействие входов третьего элемента И 13 принимается одинаковым):

t₁₂ время обнуления четвертого триггера 3 от сигнала на R-входе.

где t₁₃ задержка сигнала при прохождении через второй элемент ИЛИ 7 (для упрощения описания быстродействие первых двух входов принимается одинаковым);

t₁₄ время обнуления первого триггера 1 от сигнала на R-входе;

t₁₅ время обнуления второго триггера 2 от сигнала на R-входе.

Кроме этого должны выполняться соотношения:

T₄ + t₁₀ t₁₃ + T₇ + t₁₆,

T₆ + t₁₂ t₁₃ + T₇ + t₁₆, где t₁₆ время, равное длительности импульса, достаточного для обнуления первого 1 и второго 2 триггеров.

В качестве первого 15, второго 19, третьего 14, четвертого 18, пятого 20, шестого 16, седьмого 17 элементов задержки можно использовать реле времени, например, РДВ-11.

Устройство для коррекции фазы работает следующим образом.

Одновременно с подачей питания на устройство надо на шину установки исходного состояния подать импульс длительностью не меньше чем время Т₇ плюс время, необходимое для обнуления первого 1 и второго 2 триггеров. После подачи этого импульса через время Т7 высокий уровень поступит на R-входы первого 1 и второго 2 триггеров и они будут обнулены, если при включении не пришли в нулевое состояние. Низкий уровень с их выходов будет на первой входе четвертого элемента И 10 и втором входе третьего элемента И 13. В случае, если при включении четвертый 3 и (или) третий 4 триггеры установились в единичное состояние, то высокий уровень с их выходов через четвертый 18, второй 19 элементы задержки и (или) шестой 16, седьмой 17 элементы задержки соответственно поступит на их R-входы и они будут обнулены, в результате чего устройство в исходном состоянии и готово к работе.

В случае прихода импульса на первую входную шину устройства (см.фиг.2,а) он через первый элемент И 11 и первый элемент ИЛИ 6 поступит на выходную шину устройства (см. фиг.2,з), перетерпев при этом минимальную задержку. Импульс, пришедший на первую входную шину устройства, также переведет первый триггер 1 в единичное состояние (см.фиг. 2,в) и, пройдя через первый элемент И 11 и третий элемент задержки 14, переведет в единичное состояние четвертый триггер 3 (см. фиг. 2,д), в результате чего низкий уровень с его инверсного выхода поступит на второй вход второго элемента И 12 и не разрешит ему пропустить импульс, в случае его прихода на вторую входную шину устройства, на выходную шину устройства. Высокий уровень с выхода четвертого триггера 3 поступит через четвертый элемент задержки 18, задержавшись на последнем на время Т₅, на первый вход закрытого (на втором входе низкий уровень) третьего элемента И 13, вход второго элемента задержки 19 и на второй вход второго элемента ИЛИ 7.

Через время Т₇ высокий уровень с выхода второго элемента ИЛИ 7 попадает на R-входы первого 1 второго 2 триггеров (через пятый элемент задержки 20), в результате чего первый триггер 1 будет обнулен (см. фиг.2,в), а через время Т₆ после появления высокого уровня на выходе четвертого элемента задержки 18 на выходе второго элемента задержки 19 появится высокий уровень, который, попав на R-вход четвертого триггера 3, обнулит его (см. фиг.2,д). Высокий уровень с инверсного выхода четвертого триггера поступит на первый вход второго элемента И12, в результате чего он будет открыт, а все устройство в исходном состоянии.

В случае прихода импульса на вторую входную шину устройства (устройство находилось в исходном состоянии) оно в целом сработает аналогично тому, как оно срабатывает от импульсов на первой входной шине. Импульс, пришедший на вторую входную шину (см. фиг. 2,б), переведет второй триггер 2 (см. фиг.2,г) в единичное состояние, через второй элемент И 12 и первый элемент ИЛИ 6 поступит на выходную шину устройства (см. фиг.2,з) и, пройдя через второй элемент И 12 и первый элемент задержки 15, поступит на С-вход третьего триггера 4 (в этот момент на D-входе третьего триггера 4 будет высокий уровень второй элемент задержки 15 введен в схему для опережающего поступления сигнала на D-вход по сравнению с С-входом третьего триггера 4 при подаче импульса на вторую входную шину устройства), в результате чего последний будет переведен в единичное состояние (см. фиг. 2,е). Низкий уровень с инверсного выхода этого триггера поступит на второй вход первого элемента И 11 и запретит ему пропускать импульс (в случае его прихода) с первой входной шины устройства на выходную шину устройства. Высокий уровень с выхода третьего триггера 4 через шестой элемент задержки 16, спустя время Т₃, поступит на второй вход закрытого четвертого элемента И 10, первый вход второго элемента ИЛИ 7 и вход седьмого элемента задержки 17. Через время Т₇ высокий уровень с выхода второго элемента ИЛИ 7 поступит на R-вход второго триггера 2 и обнулит его (см. фиг. 2, г). Через время Т₄ высокий уровень поступит на R-вход третьего триггера 4 и обнулит его (см. фиг.2,е). Устройство в исходном состоянии.

В случае прихода импульса на закрытую входную шину устройства, например, на вторую (см. фиг.2,б), т.е. импульс, пришедший до этого на первую входную шину (см. фиг. 2,а), перевел четвертый триггер 3 (см. фиг.2,д) в единичное состояние и низкий уровень на первом входе второго элемента И 12 перекрыл его, этот импульс не пройдет через второй элемент И 12, а поступит только на С-вход второго триггера 2 и переведет его в единичное состояние (см. фиг. 2, г), в результате чего на втором входе третьего элемента И 13 будет высокий уровень. После того, как четвертым элементом задержки 18 будет выдержано время Т₅, на первый вход третьего элемента 13 попадает высокий уровень, в результате чего высокий уровень с его выхода, пройдя через второй вход третьего элемента ИЛИ 5 на вход формирователя импульсов 8, запустит его (см. фиг. 2,ж). Импульс, сформированный формирователем импульсов 8, через первый элемент И 6 поступит на выходную шину устройства (см. фиг. 2,з). Таким образом, импульс, пришедший на вторую входную шину устройства во время следования импульса через первую входную шину или с интервалом между ними менее минимально допустимого, для потребителя, получающего их с выхода устройства, будет задержан, а через минимально допустимое время сформирован.

Высокий уpовень с выхода четвертого элемента задержки 18 поступит также через второй элемент ИЛИ 7 пятый элемент задержки 20 на R-входы первого 1 и второго 2 триггеров и через второй элемент задержки 19 на R-вход четвертого триггера 3. В результате через время Т₇ будут обнулены первый 1 и второй 2 триггеры (см. фиг.2в,г) и через время Т₆ четвертый триггер 3 (см. фиг.2,д) устройство в исходном состоянии. В случае прихода импульса на закрытую первую входную шину устройства оно сработает аналогично: этот импульс установит первый триггер 1 в единичное состояние, в результате чего на первом входе четвертого элемента И 10 будет высокий уровень. После того, как будет выдержано (шестым элементом задержки 16) необходимое время после прохождения импульса через вторую открытую входную шину, на втором входе четвертого элемента 10 появится высокий уровень, который попадает на первый вход третьего элемента ИЛИ 5 и далее на вход формирователя импульсов 8, в результате чего будет сформирован дополнительный импульс на выход устройства.

Входные ключи для пропускания импульсов с входных шин устройства первый элемент И 11 и второй элемент И 12 и схема управления ими: третий 14, первый 15 элементы задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9 и четвертый 3, третий 4 триггеры, реализованы и работают точно так же, как и в прототипе. Четвертый 3 и третий 4 триггеры служат для блокирования входных шин после того, как через другую входную шину начинает проходить импульс. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9 введен для того, чтобы избежать одновременного срабатывания двух триггеров (четвертого 3 и третьего 4) в случае прихода импульсов на обе входные шины устройства (поступают на С-входы триггеров с интервалом меньше времени срабатывания последних), и сбоев в работе всего устройства. В случае прихода импульсов на обе входные шины устройства на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9 будет низким уровень и третий триггер 4 не сможет перейти в единичное состояние. Третий элемент задержки 14 необходим для того, чтобы сместить (задержать) момент срабатывания четвертого триггера 3 относительно момента срабатывания третьего триггера 4 во время переходного процесса или наличия высокого уровня на D-входе последнего.

В случае, если рабочий (с низкого уровня в высокий) фронт на С-вход третьего триггера 4 прейдет в момент переходного процесса на управляющем входе последнего (т.е. в начале пришел импульс на вторую входную шину устройства и начал проходить через второй элемент И 12 на выходную шину устройства и вход первого элемента задержки 15, а потом пришел импульс на первую входную шину устройства, что вызовет изменение состояния на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9) и при этом третий триггер 4 не перейдет в единичное состояние, то первый элемент И 11 останется открытым и будет пропускать на вход третьего элемента задержки 14 импульс, который и установит четвертый триггер 3 в единичное состояние. Т.е. видно, что при таком пространственном положении импульсов, поступающих на входные шины устройства, возможно увеличение длительности импульса, поступающего на выходную шину устройства на время

t₅ + T₂ t₃ t₄. Поэтому Т₂ желательно выбирать близким к нижней границе допуска. При практической реализации устройства величины Т₃ и Т₅ необходимо выбирать из следующих условий:

T₃ > t₁ + t₆ t₇, T₅ > t₁ + t₆ t₈, при этом левые части неравенства должны превышать правые на величины не меньшие, чем величины, определяемые разбросом временных параметров цепочек элементов первый элемент задержки 15, третий триггер 4, четвертый элемент И 10, третий элемент ИЛИ 5, формирователь импульсов 8 для первой, и третий элемент задержки 14, четвертый триггер 3, третий элемент И 13, третий элемент ИЛИ 5, формирователь импульсов 8 для второй. Большее превышение левой части над правой не желательно, так как на эту удвоенную величину необходимо увеличивать промежутки между соседними импульсами, поступающими на каждую из входных шин устройства, т.е. сокращать область применения устройства. Величины Т₄, Т₆, Т₇ следует выбирать ближе к минимальному допуску по той же причине.

В случае, если импульс, пришедший на закрытую входную шину устройства, окончится после открытия входного ключа (первый элемент И 11 или второй элемент И 12), его "остаток" может, пройдя через третий элемент задержки 14 (или первый элемент задержки 15), вызвать повторное срабатывание схемы управления (четвертый триггер 3 или третий триггер 4 будет переведен в единичное состояние). Это приведет к новой попытке запуска формирователя импульсов 8 через время, равное минимальному периоду для импульсов, поступающих на выходную шину устройства. Но так как первый 1 и второй 2 триггеры обнулены, то доформировывание дополнительного импульса не произойдет. Предлагаемое устройство имеет такое же ограничение по скважности импульсных последовательностей, поступающих на входные шины устройства, как и прототип интервалы между соседними, импульсами каждой импульсной последовательности, поступающей на входы устройства, должны быть такими, чтобы в них помещались импульсы другой последовательности, при этом промежутки между импульсами вновь образованной импульсной последовательности были не меньше, чем требуется потребителю, получающему импульсы с выходной шины устройства. Описание работы устройства приведено для положительной логики наличию сигнала соответствует высокий уровень.

Эффект от применения устройства для коррекции фазы состоит в следующем. Как видно из описания устройства-прототипа, сокращение длительности импульса, пришедшего на закрытую входную шину устройства, может произойти, если он придет за время, меньшее, чем время, определяемое как период многофазного генератора импульсов, плюс время задержки на элементах цепочки первый триггер, третий триггер, первый элемент ИЛИ, пятый элемент задержки, счетчик, первый элемент И (или цепочки второй триггер, четвертый триггер, первый элемент ИЛИ, пятый элемент задержки, счетчик, первый элемент И зависит от входной шины устройства на который пришел импульс), плюс время, равное длительности импульса, достаточного для запуска формирователя импульсов до открытия этой входной шины. Период многофазного генератора импульсов это время "привязки", на которое сигнал может задержаться при прохождении по указанным цепочкам из-за несинхронности импульсов, поступающих на входные шины устройства и тактов многофазного генератора импульсов. Длительность тактовых импульсов должна превышать время срабатывания триггеров (логических элементов со сложной структурой и как следствие низким быстродействием). Поэтому период многофазного генератора импульсов будет по крайней мере в 6 раз больше, чем быстродействие триггера, т. е. время прохождения сигнала через эти цепочки может быть равно времени срабатывания девяти элементов со сложной структурой (триггеры, счетчик, период многофазного генератора импульсов) и четырех элементов с простой структурой (элемент ИЛИ, элемент задержки, элемент И, время, необходимое для запуска формирователя импульсов, например 1,5 периода многофазного генератора импульсов).

В предложенном устройстве сокращение длительности импульса, пришедшего на закрытую входную шину устройства, может произойти, если он придет за время меньшее, чем время, определяемое задержкой на цепочке элементов первый триггер 1, четвертый элемент И 10, третий элемент ИЛИ 5 (или цепочке второй триггер 2, третий элемент И 13, третий элемент ИЛИ 5 зависит от входной шины устройства на которую пришел импульс), плюс время, равное длительности импульса, достаточного для запуска формирователя импульсов 8 до открытия этой входной шины. Это время равно времени срабатывания одного элемента со сложной структурой и трех и простой. Принимая во внимание, что быстродействие элементов со сложной структурой примерно вдвое (зависит от элементной базы) ниже, чем быстродействие элементов с простой структурой, видно, что возможное сокращение длительности обрабатываемых импульсов для устройства-прототипа будет равно времени срабатывания 22 простых логических элементов, а у предложенного устройства 5 простых логических элементов. Т.е. устройство-прототип нельзя использовать при длительности импульсов, меньшей, чем время срабатывания 22 логических элементов, так как оно может их потерять. Предложенное устройство может работать с импульсами, имеющими длительность больше, чем время срабатывания 5 логических элементов (при условии возможного 50%-ного сокращения длительности обрабатываемых импульсов с импульсами, длительность которых всего в 10 раз превышает время срабатывания логических элементов).

Поэтому только устройство для коррекции фазы обеспечивает работу в системах синхронизации, где требуется малая задержка при прохождении импульсов корректируемой последовательности через устройство, большое быстродействие при проведении коррекции (корректирующие импульсы не "привязываются" к тактам тактового генератора или импульсам корректируемой последовательности), надежность (не должно быть потери добавляемых импульсов) и возможность работать с короткими импульсами.