Изобретение относится к цифровой электронной технике, в частности к запоминающим устройствам на RS-триггерах. Сущность изобретения: исключение потерь записанной информации при сбоях питающего напряжения достигается за счет подключения начала и конца второй обмотки трансформатора соответственно к выходу второго инвертора и второму входу первого инвертора. 2 ил.
ЯЧЕЙКА ПАМЯТИ, содержащая первый и второй инверторы, первые входы которых являются первым и вторым входами ячейки соответственно, и индуктивный преобразователь, выполненный в виде трансформатора, начало и конец первой обмотки которого соединены соответственно с выходом первого инвертора и вторым входом второго инвертора, отличающаяся тем, что начало и конец второй обмотки трансформатора подключены соответственно к выходу второго инвертора и второму входу первого инвертора, а вторые входы второго и первого инверторов являются соответственно первым и вторым выходами ячейки.
Описание изобретения к патенту
Изобретение относится к цифровой электронной технике, а именно к запоминающим устройствам типа RS-триггера, применяемым в системах обработки и передачи данных и других системах цифровой автоматики. Известен элемент памяти типа триггера, построенный, например, на тиристоре (Кублановский Я. С. Тиристорные устройства. М. Энергия, 1978, с. 28, рис. 13г), содержащий управляемый тиристор, ключевой элемент, резистор и конденсатор, при этом катод тиристора и первый электрод ключевого элемента соединены с одной шиной источника питания, а анод тиристора через нагрузку и второй электрод ключевого элемента через резистор соединены со второй шиной источника питания, при этом конденсатор включен между анодом тиристора и вторым электродом ключевого элемента. Подобные элементы памяти позволяют использовать сильноточную нагрузку, что объясняет их преимущественное применение в силовой автоматике. К недостаткам данного элемента памяти следует отнести сложность схемотехники и отсутствие подобных устройств в интегральном исполнении. Из известных элементов памяти, схемотехника исполнения которых позволяет миниатюризировать устройство, наиболее близким по технической сущности устройством, которое принято авторами за прототип, является элемент памяти типа RS-триггера, содержащий два инвертора, где первые входы инверторов соединены со входами устройства, а выход каждого инвертора соединен с одним из выходов устройства и вторым входом другого инвертора (Потемкин И.С. Функциональные узлы цифровой автоматики. М. Энергоатомиздат, 1988, с. 169, рис. 6.2а). Подобные элементы памяти, способные устойчиво хранить записанную информацию при наличии питающего напряжения, широко применяются в интегральном исполнении. Однако указанный элемент памяти обладает и недостатком, заключающимся в разрушении хранящейся информации при снятии и повторной подаче напряжения питания, т. е. при сбоях питающего напряжения. Элемент памяти при сбоях питающего напряжения устанавливается в произвольное состояние. Цель изобретения исключение потери записанной информации при сбоях питающего напряжения. Цель достигается тем, что в элемент памяти, содержащий два инвертора, первые входы которых соединены с соответствующими входами устройства, дополнительно введен трансформатор, при этом выход первого инвертора соединен с началом первой обмотки трансформатора, конец первой обмотки соединен с первым выходом устройства и вторым входом второго инвертора, выход которого соединен с концом второй обмотки трансформатора, начало второй обмотки трансформатора соединено с вторым выходом устройства и вторым входом первого инвертора. Введение в предлагаемое устройство двухобмоточного трансформатора в соответствующем включении обеспечивает выполнение требуемой цели. В настоящее время известны элементы памяти на ферритовых сердечниках с обмотками (Токхейм Р. Основы цифровой электроники: Перев. с англ. М. Мир, 1988, с. 269). Отличие предлагаемого решения от имеющихся состоит в том, что в элементах памяти на ферритовых сердечниках при считывании хранящейся информации происходит разрушение записанной в элементе памяти информации и поэтому необходимы специальные схемы восстановления исходного состояния ферритовых сердечников после завершения процесса считывания. Предлагаемый элемент памяти позволяет считывать с элемента памяти информацию без разрушения последней. Схема предлагаемого элемента памяти представлена на фиг.1, где изображено следующее: DD1.1, DD1.2 два двухвходовых инвертора (2И-НЕ); Т1.1, Т1.2 обмотки трансформатора Т1; 1, 2 входы устройства; 3, 4 выходы устройства, iос ток цепи обратной связи; iн ток цепи нагрузки. Функционирование элемента памяти осуществляется следующим образом. В исходном состоянии на входах 1 и 2 устройства присутствует логическая "1" (высокий уровень). На 3 и 4 выходах устройства сигнал устанавливается произвольным образом. Пусть, например, на выходе 3 будет логический "0" (низкий уровень), а на выходе 4 логическая "1". Через обмотку Т1.2 трансформатора протекает ток, намагничивающий сердечник трансформатора в одном направлении. При поступлении на вход 1 устройства логический "0" на выходе 3 установится логическая "1", а на выходе 4 логический "0". Через обмотку Т1.1 трансформатора будет течь ток, равный сумме токов нагрузке (iн) и обратной связи (iос), который перемагнитит сердечник трансформатора в противоположном направлении. При сбое питающего напряжения эта намагниченность будет способствовать установке элемента памяти в состояние, предшествующее сбою напряжения питания (на выходе 3 логическая "1", на выходе 4 логический "0") ввиду того, что обмотки Т1.1 и Т1.2 включены противофазно и сопротивление импульсу электрического тока, протекающего через обмотку Т1.1 трансформатора, будет меньше, чем импульсу тока, протекающему через обмотку Т1.2, поскольку направление магнитного поля, создаваемого током в обмотке Т1.1, совпадает с направлением намагниченности сердечника, поэтому перемагничивания сердечника не требуется и, соответственно, отсутствуют затраты энергии на перемагничивание сердечника. Создается таким образом дисбаланс в условиях прохождения сигнала обратной связи между выходами и соответствующими входами инверторов, который способствует установке элемента памяти в состояние, которое было до снятия напряжения с элемента памяти. На фиг. 2 представлен второй вариант схемы элемента памяти. Обозначения элементов на фиг. 2 идентичны обозначениям элементов на фиг. 1, отличие состоит в использовании инверторов типа 2ИЛИ-НЕ вместо 2И-НЕ. Работа элемента памяти аналогична работе устройства, изображенного на фиг. 1, за исключением того, что исходным уровнем сигнала на входах 1 и 2 является логический "0", а не логическая "1", как на фиг. 1, поэтому запись информации производится не логическим "0", а логической "1", и при поступлении на вход 2 устройства логической "1" на выходе 3 установится логическая "1", а на выходе 4 логический "0". Таким образом, предлагаемый элемент памяти обладает по сравнению с прототипом новым свойством, заключающимся в том, что при сбоях напряжения питания не происходит потери записанной информации. Кроме того, использование изобретения позволяет повысить надежность работы запоминающих устройств и блоков памяти на их основе (типа оперативных запоминающих устройств) при сбоях питающего напряжения за счет исключения потери записанной информации.
