счетчик импульсов в коде грея

Формула изобретения

Счетчик импульсов в коде Грея, содержащий две входные шины, контрольный триггер и элемент "Исключающее ИЛИ", в каждом разряде счетный триггер и первый логический элемент, в каждом разряде, кроме последнего, элемент "Исключающее ИЛИ" и в каждом разряде, с первого по (N-2)-й, второй логический элемент, при этом первая входная шина соединена с тактовым входом контрольного триггера, вторая входная шина соединена с входами обнуления счетных триггеров разрядов, в каждом разряде, кроме последнего, первый вход элемента "Исключающее ИЛИ" соединен с прямым выходом счетного триггера своего разряда, тактовый вход которого соединен с выходом первого логического элемента своего разряда, в каждом разряде, со второго по (N-1)-й, выход элемента "Исключающее ИЛИ" соединен с вторым входом элемента "Исключающее ИЛИ" предыдущего разряда, в каждом разряде, с второго по (N-2)-й, первые входы первого и второго логических элементов объединены и соединены с выходом второго логического элемента предыдущего разряда, а вторые входы соединены с соответствующими выходами счетного триггера предыдущего разряда, в первом разряде первые входы первого и второго логических элементов соединены между собой, выход элемента "Исключающее ИЛИ" первого разряда соединен с первым входом элемента "Исключающее ИЛИ", первый и второй входы первого логического элемента предпоследнего разряда соединены соответственно с выходом второго логического элемента предыдущего разряда и соответствующим выходом счетного триггера предыдущего разряда, в последнем разряде выход первого логического элемента соединен с тактовым входом счетного триггера, отличающийся тем, что в него введены два инвертора и контрольный выход, причем первая входная шина через первый инвертор соединена с первым входом второго логического элемента первого разряда, второй вход которого соединен через второй инвертор с вторым входом первого логического элемента первого разряда и непосредственно с первым входом элемента "Исключающее ИЛИ", выход которого соединен с контрольным выходом, а второй вход с соответствующим выходом контрольного триггера, вход обнуления которого соединен с второй входной шиной, первый и второй входы первого логического элемента последнего разряда соединены соответственно с выходом второго логического элемента и соответствующим выходом счетного триггера (N-2)- го разряда, второй вход элемента "Исключающее ИЛИ" предпоследнего разряда соединен с соответствующим выходом счетного триггера последнего разряда, контрольный триггер выполнен в виде счетного триггера, первые логические элементы разрядов выполнены в виде элементов ИЛИ-НЕ, вторые логические элементы разрядов выполнены в виде элементов ИЛИ, каждый счетный триггер содержит двунаправленный ключ, первый и второй элементы ИЛИ-НЕ, элемент "Исключающее ИЛИ", два резистора, конденсатор, причем управляющий вход двунаправленного ключа соединен с первым входом элемента "Исключающее ИЛИ" и является тактовым входом счетного триггера, вход двунаправленного ключа соединен с выходом второго элемента ИЛИ-НЕ и вторым входом элемента "Исключающее ИЛИ", выход которого через последовательно соединенные первый и второй резисторы подключен к выходу двунаправленного ключа и первому входу первого элемента ИЛИ-НЕ, выход которого соединен с первым входом второго элемента ИЛИ-НЕ и является инверсным выходом счетного триггера, второй вход соединен с вторым входом второго элемента ИЛИ-НЕ и является входом обнуления счетного триггера, выход второго элемента ИЛИ-НЕ является прямым выходом счетного триггера, точка соединения первого и второго резисторов через конденсатор соединена с общей шиной.

Описание изобретения к патенту

Изобретение относится к области импульсной техники и может быть использовано в цифровых устройствах вычислительной техники и систем управления, работающих в условиях воздействия электромагнитных помех, разрядов статического электричества и импульсного ионизирующего излучения.

Известен счетчик импульсов в отраженном двоичном коде (см. книгу Э.И. Гитиса "Преобразователи информации для электронных цифровых вычислительных устройств", М. Энергия, 1975, стр.221, рис.5-3), который является аналогом изобретения, содержит счетный триггер, шину счетных импульсов, в каждом разряде счетный триггер и два элемента И. В каждом разряде, кроме первого, первые входы элементов И объединены и соединены с выходом второго элемента И предыдущего разряда; вторые входы первого и второго элементов И соединены соответственно с прямым и инверсным выходами счетного триггера предыдущего разряда. В первом разряде первые входы элементов И объединены, соединены с тактовым входом счетного триггера и подключены к шине счетных импульсов, вторые входы первого и второго элементов соединены соответственно с прямым и инверсным выходами счетного триггера. В каждом разряде выход первого элемента И соединен с тактовым входом счетного триггера своего разряда.

Основными недостатками рассматриваемого счетчика являются:

1) низкая помехоустойчивость вследствие отсутствия специальных технических мер защиты от сбоя в составе триггеров, входящих в состав схемы;

2) низкая достоверность функционирования вследствие отсутствия контроля, позволяющего обнаруживать последствия отказов элементов счетчика, приводящих к нарушению его функционирования.

Известен счетчик импульсов в коде Грея (см. авторское свидетельство СССР N 1156253 от 13.12.83 г. Н 03 К 23/64, 21/40, "Счетчик импульсов в коде Грея" авторов Э. К. Есипова, Г.И.Шишкина, опубл. 15.05.85 г. БИ N 18, который является прототипом изобретения и содержит две входные шины, два Д-триггера, второй из которых является контрольным, элемент И, элемент "Исключающее ИЛИ". В каждом разряде счетчик содержит счетный триггер, элемент "Исключающее ИЛИ", два логических элемента. Первая входная шина соединена с первым тактовым входом второго Д-триггера и с первым входом элемента И, второй вход которого соединен с инверсным выходом второго Д-триггера, выход с тактовым входом первого Д-триггера и первыми входами первого и второго логических элементов первого разряда. Вторая входная шина соединена со вторым тактовым входом второго Д-триггера и входами обнуления счетных триггеров разрядов. Первый Д-вход второго Д-триггера соединен с выходом элемента "Исключающее ИЛИ", первый вход которого соединен с Д-входом первого Д-триггера, вторым Д-входом второго Д-триггера и выходом элемента "Исключающее ИЛИ" первого разряда, второй вход со вторым входом первого логического элемента первого разряда и инверсным выходом первого Д-триггера, прямой выход которого соединен со вторым входом второго логического элемента первого разряда. В каждом разряде выход первого логического элемента соединен с тактовым входом счетного триггера, прямой выход которого соединен с первым входом элемента "Исключающее ИЛИ" своего разряда. В каждом разряде, кроме первого, первые входы первого и второго логических элементов объединены и соединены с выходом второго логического элемента предыдущего разряда; вторые входы первого и второго логических элементов соединены с соответствующими выходами счетного триггера предыдущего разряда; выход элемента "Исключающее ИЛИ" соединен со вторым входом элемента "Исключающее ИЛИ" предыдущего разряда. Первые и вторые логические элементы разрядов выполнены в виде элементов И.

В схеме прототипа осуществляется контроль правильности функционирования счетчика при поступлении импульса установки исходного состояния и каждого счетного импульса. Однако достоверность функционирования указанного счетчика остается низкой вследствие того, что, во-первых, отсутствует контроль его функционирования в паузах между счетными импульсами, во-вторых, не организован контрольный выход счетчика, позволяющий обнаружить неисправность немедленно после ее появления. Кроме того, счетчик-прототип имеет низкую помехоустойчивость вследствие отсутствия специальных технических мер защиты от сбоя в составе триггеров.

Задачами, на решение которых направлен заявляемый счетчик, являются повышение помехоустойчивости и достоверности функционирования. Повышение помехоустойчивости счетчика обеспечивает его работоспособность в условиях воздействия электромагнитных помех, разрядов статического электричества и импульсного ионизирующего излучения. Если помехоустойчивость счетчика-прототипа характеризуется в основном быстродействием элементной базы и параметрами конструктивного исполнения ( монтажные емкости, входные емкости и т.п. ), при этом допустимые длительности воздействующих импульсов составляют десятые доли и единицы микросекунд, то для заявляемой схемы помехоустойчивость нормируется параметрами RC-цепей, включаемых в цепи обратной связи триггеров. Допустимые длительности воздействующих импульсов в этом случае могут составлять десятки, сотни микросекунд и более, т.е. помехоустойчивость повышается в сотни и тысячи раз. Повышение достоверности функционирования обеспечивает возможность гарантированной защиты исполнительных устройств, задействование которых осуществляется по сигналам, формируемым с помощью данного счетчика, от несанкционированного срабатывания при отказах элементов схемы счетчика. Повышение достоверности может быть достигнуто в десятки, сотни и более раз, в зависимости от выбранной скважности счетных импульсов. Решение указанных задач достигается тем, что в счетчик импульсов в коде Грея, содержащий две входные шины, контрольный триггер и элемент "Исключающее ИЛИ", в каждом разряде счетный триггер и первый логический элемент, в каждом разряде, кроме последнего, элемент "Исключающее ИЛИ" и в каждом разряде, с первого по (N-2)-й, второй логический элемент, при этом первая входная шина соединена с тактовым входом контрольного триггера, вторая входная шина соединена со входами обнуления счетных триггеров разрядов, в каждом разряде, кроме последнего, первый вход элемента "Исключающее ИЛИ" соединен с прямым выходом счетного триггера своего разряда, тактовый вход которого соединен с выходом первого логического элемента своего разряда, в каждом разряде, со второго по (N-1)-й, выход элемента " Исключающее ИЛИ" соединен со вторым входом элемента "Исключающее ИЛИ" предыдущего разряда, в каждом разряде, со второго по (N-2)-й, первые входы первого и второго логических элементов объединены и соединены с выходом второго логического элемента предыдущего разряда, а вторые входы соединены с соответствующими выходами счетного триггера предыдущего разряда, в первом разряде первые входы первого и второго логических элементов соединены между собой, выход элемента "Исключающее ИЛИ" первого разряда соединен с первым входом элемента "Исключающее ИЛИ", первый и второй входы первого логического элемента предпоследнего разряда соединены соответственно с выходом второго логического элемента предыдущего разряда и соответствующим выходом счетного триггера предыдущего разряда, в последнем разряде выход первого логического элемента соединен с тактовым входом счетного триггера, введены два инвертора и контрольный выход, причем первая входная шина через первый инвертор соединена с первым входом второго логического элемента первого разряда, второй вход которого соединен через второй инвертор со вторым входом первого логического элемента первого разряда и непосредственно с первым входом элемента "Исключающее ИЛИ", выход которого соединен с контрольным выходом, а второй вход с соответствующим выходом контрольного триггера, вход обнуления которого соединен со второй входной шиной, первый и второй входы первого логического элемента последнего разряда соединены соответственно с выходом второго логического элемента и соответствующим выходом счетного триггера (N-2)-го разряда, второй вход элемента "Исключающее ИЛИ" предпоследнего разряда соединен с соответствующим выходом счетного триггера последнего разряда, контрольный триггер выполнен в виде счетного триггера, первые логические элементы разрядов выполнены в виде элементов ИЛИ-НЕ, вторые логические элементы разрядов выполнены в виде элементов ИЛИ, каждый счетный триггер содержит двунаправленный ключ, первый и второй элементы ИЛИ-НЕ, элемент "Исключающее ИЛИ", два резистора, конденсатор, причем управляющий вход двунаправленного ключа соединен с первым входом элемента "Исключающее ИЛИ" и является тактовым входом счетного триггера, вход двунаправленного ключа соединен с выходом второго элемента ИЛИ-НЕ и вторым входом элемента "Исключающее ИЛИ", выход которого через последовательно соединенные первый и второй резисторы подключен к выходу двунаправленного ключа и к первому входу первого элемента ИЛИ-НЕ, выход которого соединен с первым входом второго элемента ИЛИ-НЕ и является инверсным выходом счетного триггера, второй вход соединен со вторым входом второго элемента ИЛИ-НЕ и является входом обнуления счетного триггера, выход второго элемента ИЛИ-НЕ является прямым выходом счетного триггера, точка соединения первого и второго резисторов через конденсатор соединена с общей шиной.

Указанная совокупность признаков позволяет повысить помехоустойчивость счетчика за счет увеличения инерционности переключения триггерных структур и повысить достоверность функционирования за счет организации контроля счетчика в паузах между счетными импульсами.

Принципиальная электрическая схема счетчика импульсов в коде Грея приведена на чертеже. Для простоты описания схемы и ее работы в примере конкретного выполнения рассмотрен трехразрядный счетчик импульсов. При этом часть связей, приведенных в формуле изобретения, выродилась, однако это не повлияло на общность рассматриваемых процессов.

Счетчик содержит первый 1 и второй 2 элементы ИЛИ-НЕ, двунаправленный ключ 3, первый 4 и второй 5 элементы "Исключающее ИЛИ", последовательную RC-цепь, составленную из первого резистора 6 и конденсатора 7, второй резистор 8, первый 9 и второй 10 инверторы, первую 11 и вторую 12 входные шины, выход 13, контрольный выход 14, общую шину 15. В каждом разряде счетчик содержит первый 16 (16-1, 16-3), второй 17 (17-1,17-3) и третий 18 (18-1,18-3) элемента ИЛИ-НЕ, двунаправленный ключ 19 (19-1,19-3), первый элемент "Исключающее ИЛИ" 20 (20-1,20-3), последовательную RС-цепь, составленную из первого резистора 21 (21-1,21-3), конденсатора 22 (22-1,22-3), второй резистор 23 (23-1,23-3). В первом и втором разрядах счетчик содержит второй элемент "Исключающее ИЛИ" 24 (24-1, 24-2). В первом разряде счетчик содержит элемент ИЛИ 25-1. Входная шина 11 непосредственно соединена с управляющим входом двунаправленного ключа 3 и с первым входом элемента "Исключающее ИЛИ" 4 и через инвертор 9 с первыми входами элементов ИЛИ-НЕ 16-1 и ИЛИ 25-1. Вход двунаправленного ключа 3 соединен с выходом элемента ИЛИ-НЕ 2 и вторым входом элемента "Исключающее ИЛИ" 4, выход которого через резистор 8 соединен с точкой соединения резистора 6 и конденсатора 7. Вторые выводы резистора 6 и конденсатора 7 соединены соответственно с выходом двунаправленного ключа 3 и общей шиной 15. Первый вход элемента ИЛИ-НЕ 1 соединен с выходом двунаправленного ключа 3, выход с первыми входами элементов ИЛИ-НЕ 2 и "Исключающее ИЛИ" 5. Выход элемента "Исключающее ИЛИ" 5 соединен с контрольным выходом 14, второй вход непосредственно соединен со вторым входом элемента ИЛИ 25-1 и выходом элемента "Исключающее ИЛИ" 24-1 и через инвертор 10 со вторым входом элемента ИЛИ-HЕ 16-1. В каждом разряде выход элемента ИЛИ-НЕ 16 (16-1,16-3) соединен с управляющим входом двунаправленного ключа 19 (19-1,19-3) и первый входом элемента "Исключающее ИЛИ" 20 (20-1,20-3); вход двунаправленного ключа 19 (19-1,19-3) соединен с выходом элемента ИЛИ-НЕ 18 (18-1,18-3) и вторым входом элемента "Исключающее ИЛИ" 20 (20-1, 20-3), выход которого через резистор 23 (23-1, 23-3) соединен с точкой соединения резистора 21 (21-1,21-3) и конденсатора 22 (22-1,22-3); вторые выводы резистора 21 (21-1, 21-3) и конденсатора 22 (22-1,21-3) соединены соответственно с выходом двунаправленного ключа 19 (19-1,19-3) и общей шиной 15; первый вход элемента ИЛИ-НЕ 17 (17-1,17-3) соединен с выходом двунаправленного ключа 19 (19-1.19-3), выход с первым входом элемента ИЛИ-НЕ 18 (18-1,18-3).

Первые входы элементов "Исключающее ИЛИ" 24-1, 24-2 соединены соответственно выходами элементов ИЛИ-НЕ 18-1, 18-2. Второй вход элемента "Исключающее ИЛИ" 24-1 соединен с выходом элемента "Исключающее ИЛИ" 24-2, второй вход которого соединен с выходом элемента ИЛИ-НЕ 17-3. Первый и второй входы элемента ИЛИ-НЕ 16-2 соединены соответственно с выходом элемента ИЛИ-НЕ 17-1 и выходом элемента ИЛИ 25-1. Первый и второй входы элемента ИЛИ-НЕ 16-3 соединены соответственно с выходом элемента ИЛИ-НЕ 18-1 и выходом элемента ИЛИ 25-1. Входная шина 12 соединена со вторыми входами элементов ИЛИ-НЕ 1, 2 и элементов ИЛИ-НЕ 17 (17-1,17-3), 18 (18-1, 18-3). Выход 13 подключен к выходу элемента ИЛИ-НЕ 18-3. Указанная организация выхода счетчика не является единственной, в качестве выхода могут использоваться выходы других разрядов; наиболее часто выход счетчика импульсов организуется через дешифратор, входы которого подключены к прямым или инверсным выходам триггеров нескольких разрядов. Прямыми выходами триггеров разрядов являются соответствующие выходы элементов ИЛИ-НЕ 18-1, 18-2, 18-3. Инверсными выходами триггеров разрядов являются соответствующие выходы элементов ИЛИ-НЕ 17-1, 17-2, 17-3.

Счетчик импульсов в коде Грея работает следующим образом.

Одновременно с поступлением напряжения питания (шина питания микросхем на фиг. не показана) по входной шине 12 поступает импульс начальной установки счетчика положительной полярности, на входной шине 11 счетные сигналы отсутствуют (поддерживается уровень "лог. 0"). Длительность импульса начальной установки должна быть достаточной для переключения триггеров разрядов и контрольного триггера в исходное состояние. Учитывая, что до подачи на счетчик напряжения питания конденсаторы 7, 22, (22-1,22-3) разряжены, установка соответствующих триггеров в исходное (нулевое) состояние будет производиться автоматически; сигнал, поступающий по шине 12, служит, во-первых, для повышения надежности обнуления счетчика и, во-вторых, может использоваться для приведения счетчика в исходное состояние при его повторном использовании, осуществляемом без предварительного снятия напряжения питания. В результате начальной установки на прямых выходах триггеров (выходы элементов ИЛИ-НЕ 2, 18 18-1, 18-3) сигнал "лог. 0". На выходе инвертора 9 сигнал "лог. 1", поэтому формирование счетных сигналов на входах разрядных триггеров "лог. 1" на управляющих входах двунаправленных ключей 19 (19-1, 19-3) запрещено. После окончания импульса начальной установки на инверсных выходах триггеров (выходы элементов ИЛИ-НЕ 1, 17 (17-1,17-3) устанавливается сигнал "лог. 1". В паузах между счетными сигналами состояние всех триггеров счетчика поддерживается по цепи обратной связи, включающей элементы "Исключающее ИЛИ" 4, 20 (20-1,20-3) и RCR-цепи (резисторы 6,8, 21 (21-1,21-3), 23 (23-1, 23-3) и конденсаторы 7, 22 (22-1,22-3). Двунаправленные ключи 3,19 (19-1, 19-3) закрыты. На выходе элементов "Исключающее ИЛИ" 24-2, 24-1 сигнал "лог. 1", на контрольном выходе 14 счетчика сигнал "лог. 0". Этo состояние счетчика сохранится до прихода первого счетного импульса (сигнал "лог. 1" на входной шине 11). Указанный сигнал через инвертор 16 поступает на входы элементов ИЛИ-НЕ 16-1 и ИЛИ 25-1. Поскольку элемент ИЛИ 25-1 закрыт сигналом " лог. 1", поступающим с выхода элемента "Исключающее ИЛИ" 24-1, а на втором входе элемента ИЛИ-НЕ 16-1-сигнал "лог. 0", поступающий с выхода инвертора 10, первый счетный импульс проходит на переключение первого разряда счетчика. В процессе действия первого счетного импульса на выходе элемента ИЛИ-НЕ 16-1 сигнал "лог. 1", ключ 19-1 открыт, при этом сохраняется начальное состояние элементов ИЛИ-НЕ 17-1, 18-1, что обеспечивается замыканием обратной связи, включающей выход элемента ИЛИ-НЕ 18-1, открытый ключ 19-1, первый вход элемента ИЛИ-НЕ 17-1. Таким образом, триггер 1-го разряда сохраняет в течение действия первого счетного импульса нулевое состояние. Одновременно на выходе элемента "Исключающее ИЛИ" 20-1 формируется сигнал "лог. 1". Поскольку сопротивление резистора 23-1 почти на порядок меньше, чем сопротивление резистора 21-1, конденсатор 22-1 будет заряжаться до уровня "лог. 1". Длительность счетного импульса должна быть достаточной для осуществления полного заряда конденсатора 22-1. Аналогичные процессы во время действия первого счетного импульса происходят в контрольном триггере, при этом двунаправленный ключ 3 открыт, на выходе элементов ИЛИ-НЕ 1 и элемента "Исключающее ИЛИ" 4 сигнал "лог.1", на выходе элемента ИЛИ-НЕ 2 сигнал "лог. 0", т. е. триггер по прямому и инверсному выходам сохраняет состояние, в котором он находился до прихода счетного импульса, конденсатор 7 RCR- цепи (резисторы 6, 8, конденсатор 7) во время счетного импульса заряжается до уровня "лог. 1". Поскольку сигналы на входах элемента "Исключающее ИЛИ" 5 не изменились, на контрольном выходе 14 сохраняется сигнал "лог. 0". После окончания первого счетного импульса ключи 3 и 19-1 закрываются и триггеры первого разряда и контрольный триггер переключаются в состояние "лог. 1" ("лог. 1" на прямых выходах триггеров выходах элементов ИЛИ-НЕ 2, 18-1); переключение и удержание указанных триггеров в состоянии "лог. 1" осуществляется по цепям обратной связи, включающим в себя заряженные конденсаторы 7, 22-1. На выходе элемента "Исключающее ИЛИ" 24-1 появляется сигнал "лог. 0". Поскольку на обоих входах элемента "Исключающее ИЛИ" 5 сигналы изменяются одновременно (в момент окончания первого счетного импульса оба входных сигнала сигналы "лог. 0"), на контрольном выходе 14 счетчика сохраняется сигнал "лог. 0".

Во время действия второго счетного импульса на выходе элемента " Исключающее ИЛИ" 24-1 сохраняется сигнал "лог. 0", поэтому счетный импульс через элемент ИЛИ-НЕ 16-1 не проходит, а проходит через элемент ИЛИ 25-1 и элемент ИЛИ-НЕ 16-2 на вход триггера второго разряда (элемент ИЛИ-НЕ 16-3 закрыт сигналом "лог. 1" с выхода элемента ИЛИ-НЕ 18-1 первого разряда, поэтому на вход триггера третьего разряда счетный импульс не проходит). Во время второго счетного импульса ключ 19-2 замкнут, на выходах элементов ИЛИ-НЕ 17-2 и 18-2 сохраняются соответственно сигналы "лог. 1" и "лог. 0". Под действием сигнала "лог. 1" на выходе элемента "Исключающее ИЛИ" 20-2 через резистор 23-2 заряжается конденсатор 22-2 до уровня "лог. 1"; сигнал "лог. 0" с выхода ключа 19-2, действующий одновременно на конденсатор 22-2 через резистор 21-2, практического влияния на заряд конденсатора 22-2 не оказывает, т.к. сопротивление резистора 21-2 почти на порядок больше, чем сопротивление резистора 23-2. Аналогично во время действия второго счетного импульса сохраняет предыдущее состояние ("лог. 1") контрольный триггер (на выходах элементов ИЛИ-НЕ 1, 2 соответственно сигналы "лог. 0" и "лог. 1"). На выходе элемента "Исключающее ИЛИ" 4 сигнал " лог. 0", под действием этого сигнала через резистор 8 конденсатор 7 разряжается до уровня "лог. 0". Во время действия второго счетного импульса на контрольном выходе 14 сохраняется сигнал "лог. 0" После окончания второго счетного импульса триггер второго разряда под действием сигнала на заряженном конденсаторе 22-2 переключается в состояние "лог. 1"; контрольный триггер под действием сигнала на разряженном конденсаторе 7 переключается в состояние "лог. 0".

Сигнал "лог. 1" на контрольном выходе 14 счетчика сохраняется.

Третьим счетным импульсом перезаряжается в состояние "лог. 0" конденсатор 22-1 первого разряда и в состояние "лог. 1" конденсатор 7. По окончании третьего счетного импульса триггер первого разряда переключается в состояние "лог. 0", контрольный триггер в состояние "лог. 1".

Четвертым счетным импульсом перезаряжается в состояние "лог. 1" конденсатор 22-3 и в состояние "лог. 0" конденсатор 7. Заряд конденсатора 22-3 осуществляется с выхода элемента "Исключающее ИЛИ" 20-3 при сигнале "лог. 1" на выходе элемента ИЛИ-НЕ 16-3 и замкнутом ключе 19-3; поскольку сопротивление резистора 21-3 примерно на порядок больше сопротивления резистора 23-3, ток заряда, протекающий через резистор 23-3, является превалирующим. По окончании четвертого счетного импульса триггер третьего разряда переключается в состояние "лог. 1", контрольный триггер также в состояние "лог. 1". Одновременно сигнал "лог. 1" появляется на выходе 13 счетчика, сигнализируя о его переполнении. При правильном функционировании счетчика на контрольном выходе 14 сохраняется сигнал "лог. 0". Пятый и последующие счетные импульсы также вызывают переключение разрядов счетчика в соответствии с однопеременным кодом Грея: нечетными импульсами перезаряжается конденсатор в цепи обратной связи первого разряда (22-1) и конденсатор 7, четными конденсаторы в цепи обратной связи второго или третьего разрядов (22-2 или 22-3) и конденсатор 7, причем перезаряд осуществляется в разряде, следующем за самым младшим разрядом, находящимся в состоянии " лог. 1".

При любой одиночной неисправности элементов счетчика, приводящей к нарушению функционирования последнего как в паузе между счетными импульсами, так и во время счетного импульса, происходит рассогласование сигналов, поступающих на входы элемента "Исключающее ИЛИ" 5 с выхода элемента "Исключающее ИЛИ" 24-1 и с контрольного триггера (выход элемента ИЛИ- НЕ 1), при этом на контрольном выходе 14 формируется сигнал "лог. 1", информирующий о сбое. К числу отказов, фиксируемых схемой, относятся: неустановка триггера одного из разрядов в исходное состояние, отсутствие санкционированного переключения триггера одного из разрядов, одновременное переключение двух триггеров разрядов, вызванное несанкционированным переключением одного из разрядов во время счетного импульса, несанкционированное переключение триггера одного из разрядов в паузе между счетными импульсами.

При воздействии импульса внешнего воздействия (электромагнитной наводки, разряда статического электричества, импульса ионизирующего излучения) в паузе между счетными импульсами триггеры всех разрядов и контрольный триггер защищены соответствующими RCR-цепями, включенными в цепи обратной связи указанных триггеров. Ври этом важно, чтобы время перезаряда конденсаторов 7, 22 (22-1, 22-3) через соответствующие резисторы 6, 8, 21, 23 и выходы элементов 4, 20, ключей 3, 19 было больше, чем длительность импульса воздействия сбивающего или ионизирующего логические элементы схемы.

При воздействии импульса внешнего воздействия во время счетного импульса все разрядные триггеры, кроме одного, который данным импульсом переключается, защищены соответствующими RСR-цепями. Сбой может произойти только в разряде, который данным счетным импульсом должен переключиться, поскольку соответствующая RCR-цепь триггера блокирована открывшимся двунаправленным ключом. Величина указанного сбоя регламентирована и не превышает периода счетных импульсов на входе счетчика.

С целью подтверждения осуществимости заявляемого счетчика импульсов в коде Грея и достигнутых технических результатов в институте был изготовлен и испытан лабораторный образец, выполненный по схеме фиг. Период следования счетных импульсов, поступающих по шине 11, был выбран равным 2 мс, длительность счетного импульса 1 мс. Длительность импульса установки, поступающего по шине 12, выбрана равной 1 мс. Импульсы внешнего воздействия имитировались подачей дополнительных импульсов по шине 11 ( tu= 10-20 мкс), а также организацией перерывов в питании счетчика (t_пер30 мкс). Напряжение питания 7 В.

Макет счетчика испытан в диапазоне температур от минус 50^oС до плюс 50^oС. Проведенные испытания показали осуществимость заявляемого объекта и подтвердили его практическую ценность.