коммутационный фильтр-преобразователь

Формула изобретения

Коммутационный фильтр преобразователь, содержащий блок установки параметров, первый выход которого соединен с управляющим входом первого делителя частоты с управляемым коэффициентом деления, а также аналоговый демультиплексор, адресный вход которого соединен с выходом первого счетчика, а выходы с соответствующими входами фильтров нижних частот, выходы которых подключены к соответствующим входам аналогового мультиплексора, адресный вход которого соединен с выходом второго счетчика, вход которого подключен к выходу второго делителя частоты с управляемым коэффициентом деления, управляющий вход которого соединен с вторым входом блока установки параметров, а счетный вход

с выходом опорного генератора, отличающийся тем, что в него введены фильтр верхних частот, выход которого соединен с информационным входом аналогового демультиплексора, а вход является входом коммутационного фильтра преобразователя, последовательно соединенные коммутационный фильтр нижних частот, буферный блок и сглаживающий фильтр нижних частот, выход которого является выходом коммутационного фильтра преобразователя, а также одновибратор, вход которого соединен с выходом второго делителя частоты с управляемым коэффициентом деления, а выход с управляющим входом коммутационного фильтра нижних частот и с разрешающим входом аналогового мультиплексора, выход которого подключен к информационному входу коммутационного фильтра нижних частот, последовательно соединенные счетчики с начальной установкой, вход начальной установки которого соединен с третьим выходом блока установки параметров, и сумматор, включенные между выходом первого делителя частоты с управляемым коэффициентом деления и входом первого счетчика, регистр памяти, вход которого соединен с вторым выходом сумматора, а выход с вторым входом сумматора, логический элемент И, включенный между выходом опорного генератора и тактовым входом первого делителя частоты с устанавливаемым коэффициентом деления, однократный счетчик импульсов с устанавливаемым коэффициентом счета, вход установки коэффициента счета которого соединен с четвертым выходом блока установки параметров и включен между выходом опорного генератора и вторым входом логического элемента И, цифровой компаратор, цифровой вход которого соединен с выходом счетчика с начальной установкой, а цифровой опорный вход с пятым выходом блока установки параметров, выход цифрового компаратора подключен к входу сброса однократного счетчика импульсов с устанавливаемым коэффициентом счета и через введенный логический элемент ИЛИ к входам сброса регистра памяти, счетчика с начальной установкой и первого делителя частоты с управляемым коэффициентом деления, кроме того, введены делитель частоты с постоянным коэффициентом деления, включенный между выходом логического элемента И и тактовым входом регистра памяти, и последовательно соединенные блок синхронизации, выход которого соединен также с вторым входом логического элемента ИЛИ, и триггер, выход которого соединен с третьим входом логического элемента И.

Описание изобретения к патенту

Изобретение относится к радиотехнике и электросвязи.

Известны синхронные фильтры на коммутируемых конденсаторах, состоящие из аналогового демультиплексора, на входе которого включен резистор, а к выходам подсоединены конденсаторы. Управление демультиплексором осуществляется генератором линейно-нарастающего кода. (См. Финкельштейн М.И. Гребенчатые фильтры. -М. Сов. радио,1969, с.98-104). Однако синхронные фильтры не позволяют одновременно с фильтрацией переносить спектр отфильтрованного сигнала в требуемый диапазон частот. Известно также устройство по А.С. N 601801 (СССР), кл. Н 03 Н 7/10, H 03 D 7/00 коммутируемый фильтр-преобразователь. содержащий К синхронных фильтров, каждый из которых состоит из аналогового демультиплексора, на входе которого включен резистор, а к выходам подсоединены конденсаторы, аналоговый мультиплексор и два генератора линейно-нарастающего кода. Данное устройство содержит большое число переключающих элементов и имеет большой уровень коммутационной помехи.

Наиболее близким по своей технической сущности к предлагаемому является коммутационный фильтр-преобразователь, описанный в книге Хенлейн В.Е. Холмс В.Х. Активные фильтры для интегральных схем. Основы и методы проектирования: Пер. с англ./ /под ред. Н.Н.Слепова и И.Н.Теплюка. -М. Связь, 1980, с.556. Недостатком прототипа является плохая селективность выделения ЛЧМ сигнала.

Цель изобретения повышение избирательности выделения ЛЧМ сигнала.

Поставленная цель достигается тем, что в устройство, содержащее блок установки параметров, первый выход которого соединен с управляющим входом первого делителя частоты с управляемым коэффициентом деления, а также аналоговый демультиплексор, адресный вход которого соединен с выходом первого счетчика, а выходы с соответствующими входами фильтров нижних частот, выходы которых подключены к соответствующим входам аналогового мультиплексора, адресный вход которого соединен с выходом второго счетчика, вход которого подключен к выходу второго делителя частоты с управляемым коэффициентом деления, управляющий вход которого соединен со вторым входом блока установки параметров, а счетный вход с выходом опорного генератора, введены фильтр верхних частот, выход которого соединен с информационным входом аналогового демультиплексора, а вход является входом коммутационного фильтра-преобразователя, последовательно соединенные коммутационный фильтр нижних частот, буферный блок и сглаживающий фильтр нижних частот, выход которого является выходом коммутационного фильтра-преобразователя, а также одновибратор, вход которого соединен с выходом второго делителя частоты с управляемым коэффициентом деления, а выход с управляющим входом коммутационного фильтра нижних частот и с разрешающим входом аналогового мультиплексора, выход которого подключен к информационному входу коммутационного фильтра нижних частот, последовательно соединенные счетчик с начальной установкой, вход начальной установки которого соединен с третьим выходом блока установки параметров, и сумматор, включенные между выходом первого делителя частоты с управляемым коэффициентом деления и входом первого счетчика, регистр памяти, вход которого соединен со вторым выходом сумматора, а выход со вторым входом сумматора, логический элемент И, включенный между выходом опорного генератора и тактовым входом первого делителя частоты с устанавливаемым коэффициентом деления, однократный счетчик импульсов с устанавливаемым коэффициентом счета, вход установки коэффициента счета которого соединен с четвертым выходом блока установки параметров и включен между выходом опорного генератора и вторым входом логического элемента И, цифровой компаратор, цифровой вход которого соединен с выходом счетчика с начальной установкой, а цифровой опорный вход с пятым выходом блока установки параметров, выход цифрового компаратора подключен к входу сброса однократного счетчика импульсов с устанавливаемым коэффициентом счета и через введенный логический элемент ИЛИ ко входам сброса регистра памяти, счетчика с начальной установкой и первого делителя частоты с управляемым коэффициентом деления, кроме того, введены делитель частоты с постоянным коэффициентом деления, включенный между выходом логического элемента И и тактовым входом регистра памяти, и последовательно соединенные блок синхронизации, выход которого соединен также со вторым входом логического элемента ИЛИ, и триггер, выход которого соединен с третьим входом логического элемента И.

Структурная схема устройства приведена на чертеже 1, где 1-фильтр верхних частот,2-аналоговый демультиплексор, 3- фильтры нижних частот, 4- аналоговый мультиплексор, 5 и 6 первый и второй счетчики, 7 и 8 первый и второй делители частоты с управляемым коэффициентом деления, 9 опорный генератор, 10 блок установки параметров, 11 однократный счетчик импульсов с устанавливаемым коэффициентом счета, 12 логический элемент "И", 13-счетчик с начальной установкой, 14- сумматор, 15-регистр памяти, 16- цифровой компаратор, 17-логический элемент"ИЛИ", 18-делитель частоты с постоянным коэффициентом деления, 19-одновибратор, 20-коммутационный фильтр нижних частот, 21-буферный блок, 22-сглаживающий фильтр нижних частот, 23-блок синхронизации, 24-триггер.

Коммутационный фильтр-преобразователь содержит блок 10 установки параметров, первый выход которого соединен с управляющим входом первого делителя частоты 7 с управляемым коэффициентом деления, а также аналоговый демультиплексор 2, адресный вход которого соединен с выходом первого счетчикам, а выходы с соответствующими входами фильтров 3 нижних частот. Выходы фильтров 3 нижних частот подключены к соответствующим входам аналогового мультиплексора 4. Адресный вход аналогового мультиплексора 4 соединен с выходом второго счетчика 6.Вход второго счетчика 6 подключен к выходу второго делителя 8 частоты с управляемым коэффициентом деления. Управляющий вход второго делителя 8 частоты с управляемым коэффициентом деления соединен со вторым входом блока установки параметров 10, а счетный вход с выходом опорного генератора9. Выход Фильтрам верхних частот соединен с информационным входом аналогового демультиплексора 4, а вход является входом коммутационного фильтра-преобразователя. Коммутационный фильтр 20 нижних частот, буферный блок 21 и сглаживающий фильтр 22 нижних частот, выход которого является выходом коммутационного фильтра-преобразователя, соединены последовательно. Вход одновибратора 19 соединен с выходом второго делителя 18 частоты с управляемым коэффициентом деления, а выход с управляющим входом коммутационного фильтра нижних частот 20 и с разрешающим входом аналогового мультиплексора 4. Выход аналогового мультиплексора 4 подключен к информационному входу коммутационного Фильтра 20 нижних частот. Счетчик 13 с начальной установкой, вход начальной установки которого соединен с третьим выходом блока 10 установки параметрови сумматор 14 соединены последовательно и включены между выходом первого делителя частоты 7 с управляемым коэффициентом деления и входом первого счетчика 5. Вход регистра 15 памяти соединен со вторым выходом сумматора 14, а выход со вторым входом сумматора 14. Логический элемент И 12 включен между выходом опорного генератора 9 и тактовым входом первого делителя частоты 7 с устанавливаемым коэффициентом деления.Однократный счетчик импульсов 11с устанавливаемым коэффициентом счета, вход установки коэффициента счета которого соединен с четвертым выходом блока 10 установки параметроввключен между выходом опорного генератора 9 и вторым входом логического элемента И 12. Цифровой вход цифрового компаратора 16 соединен с выходом счетчика 13 с начальной установкой, цифровой опорный вход - с пятым выходом блока 10 установки параметров,а выход подключен к входу сброса однократного счетчика импульсов 11 с устанавливаемым коэффициентом счета и через логический элемент ИЛИ 17 ко входам сброса регистра памяти 15, счетчика 13 с начальной установкой и первого делителя частоты 7 с управляемым коэффициентом деления.Делитель 18 частоты с постоянным коэффициентом деления включен между выходом логического элемента И 12 и тактовым входом регистра 15 памяти. Блок 23 синхронизации, выход которого соединен также со вторым входом логического элемента ИЛИ 17, и триггер 24, выход которого соединен с третьим входом логического элемента И 12, соединены последовательно.

Устройство работает следующим образом.

Опорный генератор 9 вырабатывает прямоугольные импульсы с заданной частотой следования, которые поступают одновременно на первый и второй делители частоты с управляемым коэффициентом деления 7 и 8. Причем на первый из них они поступают через трехвходовый логический элемент "И" 12, который пропускает указанные импульсы только при наличии логических единиц на двух других его входах. С выхода первого делителя частоты7с управляемым коэффициентом деления импульсы поступают на счетчик с начальной установкой 13, в котором по мере поступления импульсов изменяется выходной код. Аналогично с выхода второго делителя частоты 8 с управляемым коэффициентом деления импульсы поступают на второй счетчик 6, в котором по мере поступления этих импульсов линейно нарастает выходной вход. Частота повторения этого кода совпадает с центральной частотой выходного колебания коммутационного фильтра-преобразователя. С выхода же счетчика с начальной установкой 13 выходной код поступает на сумматор 14, второй вход которого соединен с выходом регистра памяти 15, а выход с входом этого регистра. Под действием импульсов, поступающих на тактовый вход регистра памяти 15 с опорного генератора 9 через элемент "И" 12 и делитель частоты с постоянным коэффициентом деления 18, происходит перезапись в регистр 15 выходного кода сумматора и при линейном нарастании выходного кода счетчика с начальной установкой 13 его нарастание по квадратичному закону. В результате в старшем разряде сумматора 14 формируются импульсы с линейно-нарастающей частотой. Эти импульсы с помощью первого счетчика 5 преобразуются в нарастающий код и поступают на адресный вход аналогового демультиплексора 2, осуществляя переключение его входа с частотой f1 (t), нарастающей по линейному закону. Если на аналоговый информационный вход аналогового демультиплексора 2 поступает ЛЧМ колебание, мгновенная частота которого отличается от частоты переключающего колебания на частоту F1, то на входах всех фильтров 3 нижних частот возникают колебания с частотой F1, причем начальные фазы этих колебаний равномерно распределены в пределах одного периода. Если частота этих колебаний лежит в пределах полосы пропускания фильтров 3 нижних частот, то эти колебания проходят через них и образуют на выходах аналогового мультиплексора 4 N фазную систему напряжений с частотой F1, одинаковыми амплитудами и равномерно распределенными в пpeделах периода начальными фазами. Поскольку опрос входов аналогового мультиплексора 4 осуществляется с постоянной частотой f2, то на его выходе образуется периодическое колебание с частотой f2 + F1.

Коммутационный фильтр 20 нижних частот с одновибратором 19 обеспечивают подавление высших гармоник частоты f2. При изменении частоты f2 одновибратор 19 и коммутационный фильтр 20 автоматически изменяют полосу пропускания выходного сигнала, т.к. при уменьшении частоты f2 длительность управляющих импульсов увеличивается, а длительность импульсов одновибратора 19, поступающих на разрешающий вход аналлогово мультиплексора 4, остается постоянной. При этом скважность управляющих импульсов коммутационного фильтра 20 нижних частот увеличивается прямо пропорционально периоду колебания с частотой f2, уменьшая полосу пропускания коммутационного ФНЧ 20 прямо пропоционально уменьшению частоты f2. Фильтр верхних частот 1 обеспечивает подавление колебаний возле нулевой частоты в полосе пропускания фильтров нижних частот. Таким образом, коммутационный фильтр 20 нижних частот, одновибратор 19 и фильтр верхних частот 1 подавляют колебания с низкими частотами и высшими гармониками входного сигнала, обеспечивая амплитудно-частотную характеристику следящего полосового фильтра ЛЧМ сигнала. Буферный блок 21 и сглаживающий фильтр нижних частот 22 необходимы для преобразования дискретизированного колебания на выходе коммутационного ФНЧ 20 в гладкий аналоговый сигнал. Блок установки параметров 10 вырабатывает определенные коды на своих пяти выходах и тем самым обеспечивает требуемые параметры ЛЧМ гетеродина и второго гетеродина. При этом установкой определенного кода на управляющем входе второго делителя частоты 8 с устанавливаемым коэффициентом деления устанавливается требуемая величина частоты f2. Установкой соответствующего кода на управляющем входе первого делителя частоты 7 с управляемым коэффициентом деления задается скорость нарастания частоты гетеродинного ЛЧМ колебания. Установкой заданного кода на управляющем входе счетчика 13 с начальной установкой задается начальная частота гетеродинного ЛЧМ колебания, а установкой кода на опорном входе цифрового компаратора 16 задается его конечная частота. Установкой требуемого кода на управляющем входе однократного счетчика импульсов 11 с устанавливаемым коэффициентом счета задается длительность паузы между следующими друг за другом ЛЧМ колебаниями. В исходном состоянии выходной сигнал счетчика 11 равен логической единице. Под действием сигнала с выхода цифрового компаратора 16 однократный счетчик 11 с устанавливаемым коэффициентом счета переводит выходной сигнал в нулевое состояние на время прохождения заданного числа тактовых импульсов,поступающих с выхода опорного генератора 9. Нулевой сигнал на выходе логического элемента "И" 12 приостанавливает прохождение через него тактовых импульсов на время задаваемой паузы.

Синхронизация ЛЧМ гетеродина с входными ЛЧМ сигналами обеспечивается с помощью блока синхронизации 23, который с помощью триггера 24 разрешает прохождение импульсов опорного генератора 9 в блоки ЛЧМ гетеродина и осуществляет сброс на начальную установку блоков 15,7,13. Момент прихода импульса синхронизации совпадает с моментом запуска ЛЧМ гетеродина, т.е. моментом начала первого ЛЧМ колебания, управляющего работой аналогово демультиплексора 2. Момент окончания этого колебания и запуск следующего обеспечиваются с помощью цифрового компаратора 16, который осуществляет сброс и начальную установку блоков 15,7,13,11.