способ изготовления высокоинтегрированной гибридной микросхемы

Формула изобретения

Способ изготовления высокоинтегрированной гибридной микросхемы, включающий формирование углублений в подложке, получение проводниковых дорожек и монтажных контактов, отличающийся тем, что углубления формируют ступенчатыми, подложки используют из нитрида алюминия толщиной 100 мкм, а проводниковые дорожки и монтажные контакты на поверхности и в объеме подложки формируют лазерным излучением, причем формирование монтажных контактов осуществляют одновременным воздействием лазерного излучения с двух сторон подложки в течение 0,5 1,0 с.

Описание изобретения к патенту

Изобретение относится к производству микроэлектронной аппаратуры, в частности к изготовлению подложек для гибридных микросхем высокой степени интеграции.

Известен способ изготовления подложки гибридной микросхемы с проводящими дорожками (заявка ФРГ N 3708235, H 01 L 21/88), включающий облучение поверхности подложки из нитрида алюминия в соответствии с заданным рисунком проводящих дорожек. В облученных зонах нитрид алюминия распадается на металлический алюминий при выделении азота и происходит получение алюминиевых проводников на поверхности подложки.

Однако формирование конструктивных элементов гибридной микросхемы, включая получение монтажных контактов, данный способ не обеспечивает.

Наиболее близким техническим решением является способ изготовления для гибридного контура (экон. пат. ГДР N 262304, H 01 L 21/96, H 01 L 21/56), включающий формирование углублений, установку кристаллов в углубления подложки и формирование проводящих линий, направленных от поверхности подложки в углубление.

Однако наличие контактных проводов между полупроводниковым кристаллом и контактами углублений ведет к увеличению трудоемкости и снижению уровня интеграции схемы.

Задачей заявляемого изобретения является повышение технологичности и снижение трудоемкости при изготовлении гибридных интегральных микросхем высокой степени интеграции.

Технический результат достигается тем, что в способе изготовления подложки высокоинтегрированной гибридной микросхемы, включающей формирование углублений, формирование проводниковых соединений, установку кристаллов в углубления подложки, причем углубления в подложке формируют ступенчатыми, при этом в объеме оставшейся части подложки после обработки углублений двухсторонним лазерным облучением формируют монтажные контакты. Перемещая подложку в соответствии с топологией схемы и воздействуя лазерным лучом одновременно с двух сторон подложки, формируют проводниковые соединения и одновременно монтажные контакты на ступенчатой поверхности углублений, а в углубления устанавливают два кристалла, один на дно углубления, другой на поверхность ступеньки углубления.

Заявляемый способ отличается от известного способа тем, что формируют углубления ступенчатой формы, а двухсторонним лазерным облучением формируют монтажные контакты в объеме оставшейся части положки после обработки углублений и, кроме того, воздействуя лазерным лучом одновременно с двух сторон подложки, формируют проводниковые соединения и одновременно монтажные контакты на ступенчатой поверхности углублений. В углубление устанавливают два кристалла, один на дно углубления, другой на ступенчатую поверхность.

Экспериментальные исследования показали, что в заявляемом способе изготовления подложки углубления, выполненные ступенчатыми, обеспечивают получение монтажных контактов как в объеме подложки, поверхность которых используют для установки одного кристалла, а сам объем монтажных контактов применяют для схемных соединений, располагаемых на поверхностях подложки, так и установку второго кристалла, обеспечивающего планарность гибридной интегральной микросхемы, что повышает технологичность и снижает трудоемкость процесса создания гибридных интегральных микросхем высокой степени интеграции.

Сущность изобретения поясняется чертежом, где на фиг.1 изображено сечение подложки из нитрида алюминия со ступенчатыми углублениями.

На фиг.2 показано сечение подложки с монтажными контактами, полученными в объеме оставшейся после обработки части подложки при одновременном воздействии лазерного луча с двух сторон подложки, и проводники, расположенные в углублениях и на поверхности подложки.

На фиг.3 изображено сечение подложки после совмещения кристаллов полупроводниковых интегральных микросхем в углублениях и их присоединение к поверхности дна углубления.

На фиг. 4 показана подложка после совмещения и присоединения кристаллов полупроводниковых интегральных микросхем к ступенчатой поверхности и углубления.

Реализацию способа изготовления подложки высокоинтегрированной гибридной микросхемы осуществляют следующим образом:

В подложке 1 из нитрида алюминия методом ультразвуковой обработки формируют ступенчатое углубление 2, в котором на поверхности дна 3 углубления 2 и ступенчатой поверхности 4 методом ультразвуковой обработки получают 13 кл. чистоты (фиг.1).

Затем, воздействуя двухсторонним лазерным облучением на подложку (толщиной не более 100 мкм), получают монтажные контакты 5 в объеме оставшейся части подложки 6 после ультразвуковой обработки. Перемещая подложку 1 в соответствии с топологией схемы и воздействуя лазерным лучом в течение 0,5 1 с формируют проводниковые соединения 7 одновременно с двух сторон подложки и монтажные контакты на ступенчатой поверхности 4. Далее на поверхности монтажных контактов 5 и 8 методом гальванического наращивания получают монтажные слои 9 и 10, которые используют для присоединения кристаллов полупроводниковых микросхем, затем осуществляют совмещение и соединение соответственно монтажных контактов 5 с контактами 11 полупроводниковых интегральных микросхем 12, а монтажных контактов 8 с контактами 13 полупроводниковых интегральных микросхем 14 (фиг.2, фиг.3), причем присоединение кристаллов 14 к монтажным контактам 8 осуществляют таким образом, что поверхности 15 и 16 подложки 1 образуют практически единую плоскость (фиг.4).