расширитель прямоугольных импульсов
Классы МПК: | H03K5/04 путем увеличения или уменьшения длительности импульсов |
Автор(ы): | Ерофеев Ю.Н., Завадский В.К. |
Патентообладатель(и): | Государственный центральный научно-исследовательский радиотехнический институт |
Приоритеты: |
подача заявки:
1993-09-30 публикация патента:
10.10.1996 |
Использование: для увеличения поступающих входных импульсов на заданную величину расширения. Сущность изобретения: расширитель содержит генератор тактовых импульсов 1, суммирующий счетчик 3, коммутатор параллельных кодов 10, элемент сравнения параллельных кодов 25, реверсивный счетчик 35, входную клемму 44, элемент ИЛИ-НЕ 40, выходную клемму 53. 3 ил.
Рисунок 1, Рисунок 2, Рисунок 3
Формула изобретения
Расширитель прямоугольных импульсов, содержащий реверсивный счетчик импульсов и генератор тактовых импульсов, отличающийся тем, что в него введены элемент сравнения параллельных кодов, суммирующий счетчик импульсов, коммутатор параллельных кодов и элемент ИЛИ НЕ, выход которого соединен с выходной клеммой и с входом асинхронного сброса реверсивного счетчика импульсов, первый вход с входной клеммой, входом переключения направления счета реверсивного счетчика импульсов, инверсным входом разрешения передачи кода первого числа коммутатора параллельных кодов и входом разрешения передачи кода второго числа коммутатора параллельных кодов, второй вход с инверсным выходом обратного переноса реверсивного счетчика импульсов, динамический вход синхронизации которого соединен с выходом элемента сравнения параллельных кодов и входом асинхронного сброса суммирующего счетчика импульсов, динамический вход синхронизации которого соединен с выходом генератора тактовых импульсов, выходы разрядов поразрядно с входами разрядов первого числа элемента сравнения параллельных кодов, входы разрядов второго числа которого соединены поразрядно с выходами разрядов выходного кода коммутатора параллельных кодов, входы разрядов первого числа которого соединены поразрядно с клеммами для подачи сигналов разрядов управляющего кода расширения, входы разрядов второго числа коммутатора параллельных кодов поразрядно с клеммами для подачи сигналов разрядов управляющего кода измерения.Описание изобретения к патенту
Изобретение относится к области импульсной техники. Устройство, выполненное в соответствии с предложенным техническим решением, может быть использовано для увеличения (расширения) длительности поступающих входных импульсов на заданную величину расширения, причем величина расширения может быть установлена как большей, так и меньшей длительности входного импульса с помощью управляющих кодов. Расширение длительности прямоугольных импульсов является одной из актуальных и широко распространенных операций, выполняемых над сигналами в импульсных устройствах. Расширители прямоугольных импульсов известны. Одним из известных вариантов построения расширителя прямоугольных импульсов является устройство, описанное в статье: Л.Д.Арефьев, К.А.Кондратьев, В.И.Шупак. Устройство для трансформации длительности импульсов. "Обмен опытом в радиопромышленности", N 12, 1975, с.37, рис.2. Данное устройство далее будет рассматриваться в качестве устройства-аналога по отношению к предложенному. Устройство-аналог состоит из входного ключевого транзистора Т1, интегрирующей RC-цепи, образованной коллекторным резистором R2 каскада на транзисторе Т1 и конденсатора С1, и входного каскада на транзисторе Т2, база которого соединена с коллектором транзистора T1 и одним выводом конденсатора C1. Эмиттер выходного транзистора T2 cоединен с катодом стабилитрона (Д2) и с одним выводом балластного резистора (R5), другой вывод которого соединен с шиной источника питания. Устройство-аналог работает следующим образом. При отсутствии входного импульса, т.е. при уровне логического нуля на входе расширителя, транзистор Т1 заперт. Транзистор Т2 включен за счет действия прямого (втекающего) тока базы, протекающего через резистор R2 и базу транзистора от источника питания. Конденсатор С1 заряжен до напряжения, равного сумме напряжения на включенном стабилизатроне Д2 (величина этого напряжения равна Vст) и напряжения отсечки входной характеристики транзистора Т2, значение которого lОБ2 составляет доли вольта. Напряжение на коллекторе включенного транзистора Т2 равно сумме напряжения Vст и напряжения между коллектором и эмиттером включенного транзистора Т2, которое равно VКЭН2. Указанная сумма VКЭН2+Vст соответствует нижнему уровню выходного сигнала. Входной импульс длительностью







высокий нижний уровень выходного сигнала. Он определяется напряжением стабилизации Vст стабилитрона Д2. Высокий нижний уровень выходного сигнала затрудняет сопряжение такого расширителя с другими импульсными каскадами, например с интегральными элементами, для которых уровень логического нуля обычно существенно ниже,
невозможность электронной, и в частности кодовой, регулировки величины расширения длительности

величина расширения здесь не связана с длительностью поступившего входного импульса. Входной импульс любой длительности после воздействия на вход разрешения записи приведет к появлению одинаковой, с точностью до периода тактовых импульсов, величины расширения (задержки);
расширение импульса отображается в устройстве-прототипе в импульсной, а не в потенциальной форме в виде задержки короткого импульса относительно начала обратного счета. Расширенный сигнал в форме прямоугольного импульса в устройстве-прототипе не вырабатывается. Задача, которая решается с помощью предложенного технического решения, состоит в расширении входного импульса априорно неизвестной длительности, лежащей в заданном диапазоне значений длительности, с обеспечением пропорциональности между длительностью поступившего входного импульса и величиной расширения и обеспечением возможности регулировки значения этой пропорциональности. Предполагается, что поступивший входной прямоугольный импульс имеет длительность






























наличие в нем реверсивного счетчика, генератора тактовых импульсов, суммирующего счетчика, коммутатора параллельных кодов, элемента сравнения параллельных кодов и логического элемента ИЛИ-НЕ,
связь выходов разрядов выходного кода коммутатора параллельных кодов со входами разрядов второго числа элемента сравнения параллельных кодов, поразрядная связь выходов суммирующего счетчика со входами разрядов первого числа элемента сравнения параллельных кодов, связь одного входа логического элемента ИЛИ-НЕ с входной клеммой устройства и со входом переключения направления счета реверсивного счетчика и связь другого входа логического элемента ИЛИ-НЕ с инверсным выходом переноса реверсивного счетчика. Общими с прототипом признаками являются:
наличие реверсивного счетчика,
наличие и использование указанного реверсивного счетчика инверсного выхода обратного переноса,
наличие генератора тактовых импульсов. Отличительными признаками предложенного устройства от прототипа являются:
введение суммирующего счетчика, коммутатора параллельных кодов, элемента сравнения параллельных кодов и логического элемента ИЛИ-НЕ,
cвязь выхода генератора тактовых импульсов с динамическим входом синхронизации суммирующего счетчика, входа асинхронного сброса суммирующего счетчика с выходом элемента сравнения параллельных кодов и со входом синхронизации реверсивного счетчика, одного входа логического элемента ИЛИ-НЕ со входной клеммой и со входом переключения направления счета реверсивного счетчика, связь другого входа логического элемента ИЛИ-НЕ с инверсным выходом обратного переноса реверсивного счетчика, связь входов разрядов первого числа коммутатора параллельных кодов поразрядно с клеммами управляющего кода расширения, связь входов разрядов второго числа коммутатора параллельных кодов поразрядно с клеммами управляющего входа измерения, связь выходов разрядов выходного кода коммутатора параллельных кодов поразрядно со входами второго числа устройства сравнения параллельных кодов, связь выходов разрядов суммирующего счетчика поразрядно со входами разрядов первого числа устройство сравнения параллельных кодов. Основной технический эффект от использования предложенного технического решения состоит в обеспечении пропорциональности между длительностью входного прямоугольного импульса, априорно неизвестной, и величиной расширения, причем коэффициент пропорциональности между полученным расширением и длительностью поступившего импульса может быть установлен как большим, так и меньшим единицы. Дополнительный технический эффект от использования предложенного технического решения состоит:
a) в возможности регулирования величины расширения (при сохранении установленного с помощью управляющих кодов значения коэффициента пропорциональности при изменениях длительности импульса

б) в обеспечении пропорциональности длительности выходного прямоугольного импульса и длительности входного,
в) в повышении технологичности изготовления устройства за счет использования единых для цифровых устройств методов изготовления и монтажа,
г) в повышении температурной стабильности и степени повторяемости параметров устройства за счет использования единой системы стабилизации периода тактовых импульсов и использования остальных элементов устройства цифрового типа, без дополнительных времязадающих или регулирующих цепей. Для достижения указанного технического эффекта темп поступления импульсов, заполняющих интервал



Можно установить следующую причинно-следственную связь между возникающими процессами в предложенном устройстве при формировании выходного импульса: код измерения влияет на коэффициент деления частоты генератора тактовых импульсов на интервале



фиг. 1 функциональная схема предложенного расширителя импульсов, фиг.2 - графики изменения напряжений в характерных точках предложенного устройства, фиг. 3 принципиальная электрическая схема устройства, использованная при его практической реализации. Предложенное устройство состоит из:
генератора тактовых импульсов 1, имеющего выход 2,
суммирующего счетчика 3, имеющего динамический вход синхронизации 4, вход асинхронного сброса 5, выход первого разряда 6, выход второго разряда 7, выход третьего разряда 8, выход четвертого (последнего) разряда 9,
коммутатора параллельных кодов 10, имеющего вход первого разряда первого числа 11, вход второго разряда первого числа 12, вход третьего разряда первого числа 13, вход четвертого (последнего) разряда первого числа 14, инверсный вход разрешения передачи кода первого числа 15, вход первого разряда второго числа 16, вход второго разряда второго числа 17, вход третьего разряда второго числа 18, вход четвертого (последнего) разряда второго числа 19, вход разрешения передачи кода второго числа 20, выход первого разряда выходного кода 21, выход второго разряда выходного кода 22, выход третьего разряда выходного кода 23 и выход четвертого (последнего) разряда выходного кода 24,
элемента сравнения параллельных кодов 25, имеющего вход первого разряда первого числа 26, вход второго разряда первого числа 27, вход третьего разряда первого числа 28, вход четвертого (последнего) разряда первого числа 29, вход первого разряда второго числа 30, вход второго разряда второго числа 31, вход третьего разряда второго числа 32, вход четвертого (последнего) разряда второго числа 33 и выход 34,
реверсивного счетчика 35, имеющего динамический вход синхронизации 36, вход переключения направления счета 37, вход асинхронного сброса 38 и инверсный выход переноса 39,
логического элемента ИЛИ-НЕ 40, имеющего один вход 41, другой вход 42 и инверсный выход 43,
входной клеммы 44,
первой клеммы управляющего кода расширения 45, второй клеммы управляющего кода расширения 46, третьей клеммы управляющего кода расширения 47, четвертой клеммы управляющего кода расширения 48,
первой клеммы управляющего кода измерения 49, второй клеммы управляющего кода измерения 50, третьей клеммы управляющего кода измерения 51, четвертой клеммы управляющего кода измерения 52,
выходной клеммы 53. Выход 2 генератора тактовых импульсов 1 в предложенном устройстве соединен с динамическим входом синхронизации 4 суммирующего счетчика 3, вход асинхронного сброса 5 которого соединен с выходом 34 элемента сравнения параллельных кодов 25 и с динамическим входом синхронизации 36 реверсивного счетчика 35. Выход 6 первого разряда суммирующего счетчика 3 соединен со входом 26 первого разряда первого числа элемента сравнения параллельных кодов 25. Выход 7 второго разряда суммирующего счетчика 3 соединен со входом 27 второго разряда первого числа элемента сравнения параллельных кодов 25. Выход 8 третьего разряда суммирующего счетчика 3 соединен со входом 28 третьего разряда первого числа элемента сравнения параллельных кодов 25. Выход четвертого (последнего) разряда 9 суммирующего счетчика 3 соединен со входом 29 четвертого (последнего) разряда первого числа элемента сравнения параллельных кодов 25. Вход 11 первого разряда первого числа коммутатора параллельных кодов 10 соединен с первой клеммой 45 управляющего кода расширения. Вход 12 второго разряда первого числа коммутатора параллельных кодов 10 соединен со второй клеммой 46 управляющего кода расширения. Вход 13 третьего разряда первого числа коммутатора параллельных кодов 10 соединен с третьей клеммой 47 управляющего кода расширения. Вход 14 четвертого (последнего) разряда первого числа коммутатора параллельных кодов 10 соединен с четвертой клеммой 48 управляющего кода расширения. Инверсный вход разрешения передачи кода первого числа 15 коммутатора параллельных кодов 10 соединен со входом разрешения передачи кода второго числа 20 коммутатора 10, со входом переключения направления счета 37 реверсивного счетчика 35, с одним входом 41 логического элемента ИЛИ-НЕ, 40 и с входной клеммой 44. Вход 16 первого разряда второго числа коммутатора параллельных кодов 10 соединен с первой клеммой 49 управляющего кода измерения. Вход 17 второго разряда второго числа коммутатора параллельных кодов 10 соединен со второй клеммой 50 управляющего кода измерения. Вход 18 третьего разряда второго числа коммутатора параллельных кодов 10 соединен с третьей клеммой 51 управляющего кода измерения. Вход 19 четвертого (последнего) разряда второго числа коммутатора параллельных кодов 10 соединен с четвертой клеммой 52 управляющего кода измерения. Выход 21 первого разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 30 первого разряда второго числа устройства сравнения параллельных кодов 25. Выход 22 второго разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 31 второго разряда второго числа элемента сравнения параллельных кодов 25. Выход 23 третьего разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 32 третьего разряда второго числа элемента сравнения параллельных кодов 25. Выход 24 четвертого (последнего) разряда выходного кода коммутатора параллельных кодов 10 соединен со входом 33 четвертого (последнего) разряда второго числа элемента сравнения параллельных кодов 25. Вход асинхронного сброса 38 реверсивного счетчика 35 соединен с инверсным выходом 43 логического элемента ИЛИ-НЕ 40 и с выходной клеммой 53. Инверсный выход переноса 39 реверсивного счетчика 35 соединен с другим входом 42 логического элемента ИЛИ-НЕ 40. Предложенное устройство работает следующим образом. На выходе 2 генератора тактовых импульсов 1 вырабатывается последовательность тактовых импульсов с периодом Тo. Она поступает на динамический вход синхронизации 4 суммирующего счетчика 3. Уровень входного сигнала на входной клемме 44 равен логическому нулю. Этот уровень передается на инверсный вход разрешения передачи первого числа 15 коммутатора параллельных кодов 10 и на вход разрешения передачи второго числа 20 указанного коммутатора. Для инверсного хода разрешения передачи первого числа 15 этот уровень логического нуля является разрешающим. На первую 45, вторую 46, третью 47 и четвертую 48 клеммы управляющего кода расширения подан код числа n, определяющего коэффициент деления тактовой частоты (и что то же самое, увеличения периода поступающих импульсов) на этапе расширения. Этот же код установится на входе первого разряда первого числа 11, входе второго разряда первого числа 12, входе третьего разряда первого числа 13 и входе четвертого разряда первого числа 14 коммутатора параллельных кодов 10. Таким образом, первым числом для этого коммутатора будет число n. На первую клемму 49, вторую клемму 50, третью клемму 51 и четвертую клемму 52 кода измерения подан код числа m, определяющего коэффициент деления частоты тактовых импульсов на этапе заполнения длительности входного импульса, т.е. на этапе измерения этой априорно неизвестной длительности. Этот же параллельный управляющий код установится и на входе первого разряда второго числа 16, входе второго разряда второго числа 17, входе третьего разряда второго числа 19 и входе четвертого разряда второго числа 19 коммутатора параллельных кодов 10. Таким образом, для указанного коммутатора вторым числом будет число m. Уровень логического нуля входного сигнала, поступающий, как было отмечено, со входной клеммы 44 на инверсный вход разрешения передачи кода первого числа 15 коммутатора параллельных кодов 10, обеспечит разрешение передачи значений разрядов числа n на выход первого разряда выходного кода 21, выход второго разряда выходного кода 22, выход третьего разряда выходного кода 23 и выход четвертого разряда выходного кода 24 коммутатора параллельных кодов 10. Таким образом, при логическом нуле на входной клемме 44 выходным числом для коммутатора 10 и входным числом для входов 30-33 разрядов второго числа элемента сравнения параллельных кодов 25 будет число n. В элементе сравнения параллельных кодов 25 производится сравнение кода числа n и текущего кода, поступающего с выходов разрядов 6-9 суммирующего счетчика 3. Значение числа, записанного на выходе суммирующего счетчика 3, увеличивается по мере поступления тактовых импульсов генератора тактовых импульсов 1 на его динамический вход 4. Когда коды разрядов числа, имеющего в суммирующем счетчике 3, сравняются с кодами разрядов числа n, установленного на входах 30-33 разрядов второго числа устройства сравнения параллельных кодов 25, указанное устройство срабатывает и на его выходе 34 вырабатывается положительный перепад. Этот перепад, поступая на вход асинхронного сброса 5 суммирующего счетчика 3, вызывает его обнуление. После обнуления счетчика равенство кодов числа n и числа, записанного в суммирующем счетчике 3, уже не обеспечится, и сигнал на выходе 34 устройства сравнения параллельных кодов 25 снова обращается в нуль. Длительность выходного импульса на выходе 34 устройства сравнения параллельных кодов определяется, по существу, временем обнуления суммирующего счетчика 3. Начинается новый цикл работы этого счетчика, который заканчивается достижением записанного в нем числа до значения n и обеспечением сравнения первого и второго чисел в устройстве сравнения параллельных кодов 25. Таким образом, суммирующий счетчик и устройство сравнения параллельных кодов образуют управляемый делитель частоты, в котором коэффициент деления определяется значением числа n. Выходной импульс с выхода 34 устройства сравнения кодов 25, вырабатываемый в момент сравнения кодов первого и второго чисел, действующих на его входе, поступает также на динамический вход синхронизации 36 реверсивного счетчика 35. Частота импульсов, действующих на динамическом входе синхронизации 36, является, по существу, тактовой частотой для этого реверсивного счетчика. Однако реверсивный счетчик эти импульсы не отсчитывает по следующей причине: его вход асинхронного сброса 34 соединен с инверсным выходом 43 логического элемента ИЛИ-НЕ 40, на одном и другом входах этого элемента присутствует уровень логического нуля, и на выходе 43 логического элемента ИЛИ-НЕ установится сигнал логической единицы. Этот сигнал, воздействуя на вход асинхронного сброса 38 реверсивного счетчика 35, удерживает реверсивный счетчик в состоянии логических нулей на выходах разрядов. На выходной клемме 53 действует также сигнал с уровнем логической единицы. В таком состоянии устройство может находиться сколько угодно долго до прихода входного сигнала. Входной прямоугольный импульс положительной полярности с длительностью








б) реверсивный счетчик 35 по входу 37 переключения направления счета переключится из режима суммирования в режим вычитания. Т. к. в разрядах реверсивного счетчика имеется записанное число, сигнал на инверсном выходе переноса отличен от логического нуля, и на выходе логического элемента ИЛИ-НЕ 40, несмотря на окончание входного импульса, поддерживается логический нуль. Реверсивный счетчик начинает работать в режиме вычитания, и записанное в нем число постепенно уменьшается за счет действия входных импульсов с периодом Т2= n

























Класс H03K5/04 путем увеличения или уменьшения длительности импульсов