детектор последовательности кодов с допусками

Формула изобретения

1. Детектор последовательности кодов с допусками, содержащий регистр памяти, вход которого является входом устройства, и схему поразрядного сравнения двух кодов, входы и выходы которой соединены соответственно с входами и выходами регистра памяти, отличающийся тем, что в устройство введены инверторы, цифровые сумматоры, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и блок формирования кода допуска, при этом вход регистра памяти соединен с первым входом первого сумматора, а выход через инверторы соединен с вторым входом первого сумматора, информационный выход которого соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых объединены между собой и соединены с выходом переноса первого сумматора, а выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с первым входом второго сумматора, второй вход которого соединен с выходом блока формирования кода допуска, а выход переноса второго сумматора является выходом устройства.

2. Детектор по п. 1, отличающийся тем, что блок формирования кода допуска выполнен в виде постоянного запоминающего устройства, адресный вход которого соединен с выходом регистра памяти.

Описание изобретения к патенту

Изобретение относится к устройствам для обработки данных с воздействием на содержание обрабатываемых данных и может быть использовано в системах передачи и обработки дискретной информации, использующей дублирование.

Известно устройство для сравнения двоичных кодов с допусками [1] содержащее счетчики, блоки памяти, схему сравнения, формирователь импульсов управления, триггеры, элементы "И", "ИЛИ".

Недостатком этого устройства является неудобство его перенастройки на другой допуск и схемотехническая сложность.

Наиболее близким по технической сущности к заявленному решению является электронный детектор для обнаружения изменений цифровой информации [2] состоящий из регистра памяти, входы и выходы которого соответственно соединены с первыми и вторыми входами схемы поразрядного сравнения двух кодов, выходной параметр которой является признаком совпадения или несовпадения двух последовательно принятых кодов.

Основным недостатком такого детектора является невозможность регистрации близких по значению чисел, а только равных.

Достигаемый технический результат заключается в расширении функциональных возможностей устройства.

Технический результат достигается тем, что в детектор последовательности кодов с допусками, содержащий регистр памяти, вход которого является входом устройства, и схему поразрядного сравнения двух кодов, входы и выходы которой соединены соответственно с входами и выходами регистра памяти, введены инверторы, цифровые сумматоры, элементы "ИСКЛЮЧАЮЩЕЕ ИЛИ" и блок формирования кода допуска, при этом вход регистра памяти соединен с первым входом первого сумматора, а выход упомянутого регистра памяти через инверторы соединен с вторым входом первого сумматора, информационный выход которого соединен с первыми входами элементов "ИСКЛЮЧАЮЩЕЕ ИЛИ", вторые входы которых объединены между собой и соединены с выходом переноса первого сумматора, а выходы элементов "ИСКЛЮЧАЮЩЕЕ ИЛИ" соединен с первым входом второго сумматора, второй вход которого соединен с выходом блока формирования кода допуска, а выход переноса второго сумматора является выходом устройства. В качестве блока формирования кода допуска может быть использовано запоминающее устройство, адресный вход которого соединен с выходом регистра памяти.

На фиг. 1 дана общая функциональная схема детектора последовательности кодов с допусками; на фиг.2 функциональная схема детектора последовательности кодов с допусками, в которой блок формирования кода допуска выполнен в виде постоянного запоминающего устройства (ПЗУ).

Устройство содержит регистр 1 памяти, инверторы 2, первый сумматор 3, элементы "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4, блок 5 формирования кода допуска, второй сумматор 6, ПЗУ 7.

На обеих блок-схемах отдельные проводники изображены одинарными линиями, а шины, состоящие из набора параллельных проводников, изображены двойными линиями.

Детектор повторяющихся кодов с допусками работает следующим образом.

Входной информационный поток в виде последовательности параллельных n-разрядных кодов поступает через вход устройства (фиг.1) на входы регистра 1 памяти и первые входы первого сумматора 3. В регистр 1 памяти каждый входной код сохраняется до прихода последующего, после чего с его выходов сохраненный код через инверторы 2 поступает на вторые входы первого сумматора 3. На первом сумматоре 3 производится сложение входного кода и инверсного значения сохраненного предыдущего кода, то есть производится вычитание из поступившего кода предшествующего. При этом, как известно, если разность отрицательна (положительна), то на выходах первого сумматора 3 имеется инверсный (прямой) код разности и сигнал переполнения на выходе первого сумматора 3 отсутствует (присутствует). Код разности поступает на первые входы элементов "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4. Вторые входы этих элементов объединены между собой и соединены с выходом переноса первого сумматора 3, благодаря такому соединению элементы "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4 производят или не производят инвертирование кода разности в зависимости соответственно от наличия или отсутствия сигнала на выходе первого сумматора 3. Таким образом, на выходах элементов "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4 имеется всегда инверсный код разности.

Полученный на выходах элементов "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4 инверсный код разности поступает на первый вход второго сумматора 6, где складывается с кодом допуска, поступающим на его второй вход с выхода блока 5 формирования кода допуска, например, в виде поля переключателей, коммутируемого оператором. Таким образом производится вычитание из кода допуска кода разности последовательно поступающих входных кодов. При этом, как отмечалось выше, если код разности не превышает кода допуска, то на выходе второго сумматора 6 имеется сигнал переполнения, поступающий на выход устройства. Этот сигнал сигнализирует о приеме последовательности входных кодов с допуском, не превышающим заданный.

Если имеется зависимость между принимаемым кодом и кодом допуска, то последний может выбираться из таблиц соответствий упомянутых кодов, хранящихся в ПЗУ 7, которое можно использовать в устройстве в качестве блока формирования кода допуска (фиг.1), При этом адресные входы ПЗУ 7 соединены с выходами регистра 1 памяти, а выходы ПЗУ 7 соединены с вторыми входами второго сумматора 6. Это расширит функциональные возможности устройства путем обеспечения его независимости от применяемой совместно с ним системы.

Детектор может быть реализован на микросхемах широко распространенной серии К155 и последующих ее модификаций серий 555, 1533 и им подобных.

Рассмотрим пример конкретной реализации детектора в устройстве восстановления число-импульсного телеметрического сигнала, искаженного помехой, например, для повышения достоверности передаваемой информации со сбрасываемого самолетного метеозонда. В качестве источника информации на метеозонде используется измерительный генератор, преобразующий медленно меняющуюся метеорологическую величину в частоту следования телеметрических импульсов. Так как метеозонд является устройством разового применения, то в качестве измерительного генератора используются невысокостабильные дешевые преобразователи, периоды следующих друг за другом импульсов которых могут отличаться, причем величина этого различия зависит от значения самого периода. Но в среднем такие генераторы обеспечивают необходимую точность преобразования.

При передаче по радиоканалу происходит воздействие помех на передаваемые телеметрические импульсы. Вследствие этого происходит периодическое подавление телеметрической информации. Для выявления моментов подавления телеметрических импульсов, период следования которых изменяется в последовательно принятых импульсах, применяется детектор последовательности кодов с допусками, определяемыми как значения старших разрядов принимаемого кода.

Устройство преобразует период следования телеметрических импульсов в код. Далее код поступает на детектор последовательности кодов с допусками. В случае приема последовательности кодов с допуском, не превышающим значения четырех старших разрядов принимаемого восьмиразрядного кода, что соответствует приему заданного числа импульсов с разбросом значений периодов их следования не более, чем на заданную величину, делается предположение, что принятые информационные импульсы не искажены помехой. На выходе детектора возникает сигнал, по которому код, находящийся на выходах регистра памяти, записывается в регистр генератора, управляемого кодом. На выходе этого генератора возникает последовательность импульсов, частота которых соответствует частоте телеметрического сигнала. В случае изменения телеметрической частоты частота генератора подстроится после приема подряд неискаженных телеметрических импульсов. В случае кратковременного исчезновения телеметрического сигнала, например, вследствие замираний в качестве связи, генератор будет продолжать генерировать "модельный" сигнал и сбой всей телеметрической системы не произойдет. Применение описанного устройства восстановления число-импульсного телеметрического сигнала позволяет повысить достоверность принимаемой телеметрической информации в уже изготовленных системах простым подключением его ко входу системы.

По сравнению с прототипом вышеописанный детектор последовательности кодов с допусками позволяет регистрировать коды, значения которых отличаются на заданную величину. Величина упомянутого отклонения может автоматически изменяться в зависимости либо от изменений условий функционирования всей системы, совместно с которой используется детектор, либо от значений принимаемых кодов. Это позволяет строить на базе заявленного решения устройства обнаружения резкого изменения сигнала, например, охранные или защитные устройства. Медленное изменение сигнала, описывающее нормальный ход технологического процесса или связанное с медленными изменениями окружающей среды, не приведут к срабатыванию системы. Но резкое изменение, связанное с выходом технологического процесса из-под контроля или со срабатыванием охранных датчиков, незамедлительно приведет в действие необходимые защитные устройства.