система для идентификации объектов

Формула изобретения

1. Система для идентификации объектов, содержащая запросчик и ответчик, включающий последовательно соединенные позиционное запоминающее устройство, модулятор и приемопередающую антенну, а запросчик включает первый смеситель, вход опорного напряжения которого через направленный ответвитель соединен с выходом источника радиосигнала, а через фазовращатель с входом опорного напряжения второго смесителя, сигнальные входы первого и второго смесителей соединены с выходным плечом циркулятора, соединенного с приемопередающей антенной и источником радиосигнала, выход первого смесителя соединен через последовательно соединенные первый полосовой фильтр и первый линейный усилитель с первым входом первого сумматора, выход второго смесителя соединен через второй полосовой фильтр с входом второго линейного усилителя, регистр сдвига и элемент ИЛИ, отличающаяся тем, что в запросчик введены последовательно соединенные первая линия задержки, второй сумматор, второй вход которого соединен с входом первой линии задержки и соединен с выходом второго линейного усилителя, селектор отрицательных импульсов, инвертор, третий сумматор, второй вход которого соединен с выходом селектора положительных импульсов, первый вход которого объединен с первым входом селектора отрицательных импульсов, вторая линия задержки, четвертый сумматор, второй вход которого объединен с входом второй линии задержки и приемник сложного сигнала, последовательно соединенные интегрирующий фильтр, первый вход которого соединен с выходом четвертого сумматора и пороговое устройство, второй вход которого соединен с выходом формирователя порогового напряжения, первый и второй входы которого соединены с входами соответственно первой и третьей линий задержки, а второй выход соединен с вторым входом приемника сложного сигнала, первый выход которого соединен с вторым входом приемника сложного сигнала, первый выход которого соединен с вторым входом интегрирующего фильтра и первым входом регистра сдвига, второй вход которого соединен с выходом порогового устройства, а выход регистра сдвига соединен с входами элемента ИЛИ, выход которого является выходом системы для идентификации объектов и соединен с третьим входом приемника сложного сигнала, второй и третий выходы которого являются другими выходами системы для идентификации объектов, второй вход формирователя порогового напряжения объединен с первым входом сумматора, второй вход которого соединен с выходом третьей линии задержки, а выход с вторыми входами селекторов положительных и отрицательных импульсов.

2. Система по п.1, отличающаяся тем, что приемник сложного сигнала содержит последовательно соединенные перемножитель, интегрирующий фильтр, пороговое устройство и D-триггер, выход которого является вторым выходом приемника сложного сигнала, последовательно соединенные полосовой фильтр, вход которого объединен с первым входом перемножителя и является первым входом приемника сложного сигнала, блок фазовой автоподстройки частоты и счетчик, второй вход которого является вторым входом приемника сложного сигнала, последовательно соединенные первый элемент И, входы которого соединены с первым входом и выходами младших разрядов счетчика, а выход является первым выходом приемника сложного сигнала, и второй элемент И, второй вход которого является третьим входом приемника сложного сигнала, третий вход объединен с вторым входом перемножителя и соединен с выходом старшего разряда счетчика, а выход соединен с вторыми входами D-триггера и интегрирующего фильтра и является третьим выходом приемника сложного сигнала.

3. Система по п.1, отличающаяся тем, что формирователь порогового напряжения содержит последовательно соединенные селектор отрицательных импульсов, инвертор, сумматор, второй вход которого соединен с выходом селектора положительных импульсов, инвертор, сумматор, второй вход которого соединен с выходом селектора положительных импульсов, первый и второй входы которого соединены соответственно, с первым и вторым входами селектора отрицательных импульсов и являются входами формирователя порогового напряжения, фильтр нижних частот, пороговый блок, второй выход которого является вторым выходом формирователя порогового напряжения, и второй фильтр нижних частот, выход которого является первым выходом формирователя порогового напряжения.

Описание изобретения к патенту

Предполагаемое изобретение относится к системам идентификации удаленных объектов, в частности к системам, имеющим ответчик, который передает последовательность двоичных символов, характеризующий объект, и запросчик, который осуществляет прием этой последовательности для идентификации объекта.

Известна система запроса и детектирования /патент США N 4075632, кл. G 01 S 9/56, H 04 B 1/59, 1978, INTERROGATION, AND DETECTION SYSTEM).

Система содержит запросчик, передающую среду и ответчик. Запросчик включает в себя источник энергии, генератор несущей частоты и передающую антенну. Кроме того, запросчик содержит приемную антенну, выход которой через расщепитель сигнала соединен с входами двух смесителей, выход генератора несущей частоты через направленный ответвитель соединен со входом фазосдвигателя и вторым входом первого смесителя, выход которого через предусилитель и сумматор соединен с усилителем и полосовым фильтром, на выходе которого формируется выходной сигнал. Выход фазосдвигателя соединен со вторым входом второго смесителя, выход которого через второй предусилитель и второй фазосдвигатель соединен со вторым входом сумматора.

Ответчик содержит последовательно соединенные модулируемый генератор, переменную нагрузку, выпрямитель и приемопередающую антенну, в ходы модулируемого генератора соединены с выходами выпрямителя и преобразователя.

В этой системе запроса и детектирования фаза демодулированного сигнала определяется соотношением фаз между принятым радиосигналом и опорным сигналом, подаваемым на вход смесителя от генератора несущей частоты, которое зависит от расстояния между запросчиком и ответчиком и расстояний между находящимся в передающей среде отражающих объектов, возвращающих сигнал запросчику.

Недостатком известной системы запроса и детектирования является изменение фазы демодулированного сигнала на выходе запросчика, движущегося относительно ответчика, приводящее к потере части информации.

Наиболее близким по технической сущности устройством к предлагаемому является система для идентификации отдельных объектов /патент США N 4739328, кл. C 01 S 13/74, 1988 г./.

Система содержит запросчик, передающую среду и ответчик. Запросчик включает в себя источник радиосигнала, соединенный с антенной, смеситель, вход опорного напряжения которого через направленный ответвитель /цель развязки/ соединен с выходом источника радиосигнала, а через фазосдвигатель с входом опорного напряжения второго смесителя, антенна через второй направленный ответвитель соединена с сигнальными входами смесителей, выходы которых через линейные усилители соединены с входами сумматора, первый вход, выход и второй вход которого соединены соответственно с входом последовательно соединенных первого усилителя-ограничителя и первого и второго регистров сдвига с входом последовательно соединенных второго усилителя-ограничителя и третьего и четвертого регистров сдвига и с входом последовательно соединенных третьего усилителя-ограничителя и пятого и шестого регистров сдвига. Промежуточные выходы первого, третьего и пятого регистров сдвига соединены с первыми входами трех схем ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых соединены с выходами усилителей-ограничителей. Выход первой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первыми входами первой и второй схем И. Выход второй схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединен со вторым входом первой схемы И и первым входом третьей схемы И, а выход третьей схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторыми входами второй и третьей схем И. Выходы схем И соединены со входами схемы ИЛИ. Первые входы четвертой, пятой и шестой схем ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно, с выходами первого, второго и третьего усилителей-ограничителей, а вторые входы с выходами первого, третьего и пятого регистров сдвига соответственно. Выход четвертой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первыми входами четвертой и пятой схем И, выход пятой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом четвертой схемы И и с первым входом шестой схемы И, а выход шестой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединен со вторыми входами пятой и шестой схем И. Выходы четвертой, пятой и шестой схем И соединены со входами второй схемы ИЛИ. Выходы второго, четвертого и шестого регистров сдвига соединены соответственно с первыми входами седьмой, восьмой и девятой схем ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых соединены с выходами первого, второго и третьего усилителей-ограничителей соответственно. Выход седьмой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первыми входами седьмой и восьмой схем И, выход восьмой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом седьмой и первым входом девятой схем И, а выход девятой схемы ИСКЛЮЧАЮЩЕЕ ИЛИ соединен со вторыми входами восьмой и девятой схем И. Выходы седьмой, восьмой и девятой схем И соединены с входами третьей схемы ИЛИ. Выход первой схемы ИЛИ соединен с входом схемы фаховой автоподстройки. Кольцо схемы фазовой автоподстройки включает в себя фазовый детектор и генератор, управляемый напряжением. Выход фазового детектора схемы фазовой автоподстройки частоты соединен с подвижным контактом переключателя, положение которого определяется выходным сигналом второй схемы ИЛИ. Неподвижный контакт переключателя соединен с резистором, последовательно с которым включено параллельное соединение конденсатора и второго резистора, через которое второй конденсатор соединен с общей шиной устройства. Общая точка для выводов резисторов соединена с входом генератора, управляемого напряжением схемы фазовой автоподстройки частоты. Резисторы и конденсаторы представляют собой фильтр нижних частот. Выход генератора, управляемого напряжением, соединен со входом синхронизации цифрового фильтра, другой вход которого соединен с выходом третьей схемы ИЛИ. Выход генератора, управляемого напряжением, соединен со входом делителя частоты, выход которого соединен с первым входом седьмого регистра сдвига, выходы которого соединены со входами десятой схемы И, выход которой соединен со входом одиннадцатой схемы И, второй вход которой соединен с выходом третьей схемы И и с вторым входом седьмого регистра сдвига.

В известной системе для идентификации отдельных объектов для передачи информации используются широкополосные /сложные/ сигналы. В то же время в этой системе не используются возможности помехоустойчивого приема информации, например, путем свертки широкополосного сигнала в узкополосный при его детекторной обработке.

К недостатку известной системы для идентификации отдельных объектов относится низкая помехоустойчивость приема информационных сигналов.

Цель изобретения повышение помехоустойчивости.

Для достижения цели в систему для идентификации объектов, содержащую запросчик и ответчик, в состав которого входят позиционное запоминающее устройство, модулятор и приемопередающая антенна, в состав запросчика - смеситель, вход опорного напряжения которого через направленный ответвитель соединен с выходом источника радиосигнала, а через фазовращатель со входом опорного напряжения второго смесителя, сигнальные входы смесителей соединены с выходом циркулятора, соединенного с приемопередающей антенной и источником радиосигнала, выход первого смесителя соединен через полосовой фильтр и линейный усилитель с первым входом сумматора, а выход второго смесителя соединен через второй полосовой фильтр с входом второго линейного усилителя, в состав запросчика входят также третий полосовой фильтр, система фазовой автоподстройки частоты, регистра сдвига, логический элемент ИЛИ, счетчик и два последовательно соединенных логических элемента И, дополнительно введены последовательно соединенные линия задержки, второй сумматор, второй вход которого объединен с входом линии задержки, селектор отрицательных импульсов, инвертор, третий сумматор, второй вход которого соединен с выходом селектора положительных импульсов, первый вход которого объединен с первым входом селектора отрицательных импульсов, вторая линия задержки, четвертый сумматор, второй вход которого объединен с входом второй линии задержки, перемножитель, интегрирующий фильтр, пороговое устройство и D-триггер, второй вход которого объединен с вторым входом интегрирующего фильтра, последовательно соединенные второй интегрирующий фильтр, первый вход которого соединен с выходом четвертого сумматора и второе пороговое устройство /компаратор/, второй вход которого соединен с выходом формирователя порогового напряжения, первый и второй входы которого объединены со входами соответственно, первой и второй линий задержек, при этом выход второго линейного усилителя соединен со входом первой линии задержки, третий полосовой фильтр, система фазовой автоподстройки частоты и счетчик соединены последовательно, вход третьего полосового фильтра соединен с выходом четвертого сумматора, первый вход логического элемента И объединен со вторым входом второго интегрирующего фильтра и с первым входом регистра сдвига, второй вход которого соединен с выходом второго порогового устройства, а выходы соединены со входами логического элемента ИЛИ, выход которого соединен со вторым входом второго логического элемента И, выход которого соединен со вторыми входами первого интегрирующего фильтра и D-триггера, а третий вход объединен со вторым входом перемножителя и соединен с выходом старшего разряда счетчика, первый вход и выходы младших разрядов которого соединены с выходами первого логического элемента И, а второй вход соединен со вторым выходом формирователя порогового напряжения, второй вход которого объединен также с первым входом первого сумматора, второй вход которого соединен с выходом третьей линии задержки, а выход со вторыми входами селекторов положительных и отрицательных импульсов, выход D-триггера, выход второго логического элемента и И выход логического элемента ИЛИ являются выходами системы для идентификации объектов, формирователь порогового напряжения выполнен в виде устройства, содержащего последовательно соединенные селектор отрицательных импульсов /логический элемент ИЛИ, выполненный на диодах/, инвертор, сумматор, второй вход которого соединен с выходом селектора положительных импульсов /логический элемент ИЛИ, выполненный на диодах/, первый и второй входы которого объединены соответственно с первым и вторым входами селектора отрицательных импульсов и являются входами формирователя порогового напряжения, фильтр нижних частот, пороговое устройство /триггер Шмитта/, второй выход которого является вторым выходом формирователя порогового напряжения и второй фильтр нижних частот, выход которого является первым выходом порогового устройства, интегрирующий фильтр выполнен в виде устройства, содержащего фильтр нижних частот, вход и выход которого являются первым входом и выходом интегрирующего фильтра, вторым входом которого является первый вывод ключевой схемы, второй вывод которой соединен с выходом фильтра нижних частот, а третий с общей шиной интегрирующего фильтра.

На фиг.1 представлена структурная схема системы для идентификации объектов; на фиг.2 структурная схема формирователя порогового напряжения; на фиг. 3 структурная схема интегрирующего фильтра; на фиг.4 8 временные диаграммы.

Система для идентификации объектов /фиг.1/ содержит запросчик и ответчик, в состав которого входят позиционное запоминающее устройство 1, модулятор 2 и приемопередающая антенна 3, а в состав запросчика смеситель 4, вход опорного напряжения которого через направленный ответвитель 5 соединен с выходом источника 6 радиосигнала, а через фазосдвигатель 7 на /2 с входом опорного напряжения смесителя 8, циркулятор 9, который соединен с источником 6 радиосигнала, с приемопередающей антенной 10 и с сигнальными входами смесителей 4 и 8, последовательно соединенные полосовой фильтр 11, вход которого соединен с выходом смесителя 4, линейный усилитель 12 и сумматор 13, второй вход которого через линию 14 задержки соединен с выходом линейного усилителя 12, последовательно соединенные полосовой фильтр 15, вход которого соединен с выходом смесителя 8, линейный усилитель 16, линия задержки 17, сумматор 18, второй вход которого соединен с выходом линейного усилителя 16, селектор 19 отрицательных импульсов, второй вход которого соединен с выходом сумматора 13, инвертор 20, сумматор 21, второй вход которого соединен с выходом селектора 22 положительных импульсов, первый и второй входы которого объединены соответственно с первым и вторым входами селектора 19 отрицательных импульсов, линия 23 задержки, сумматор 24, второй вход которого соединен с выходом сумматора 21, полосовой фильтр 25 и система 26 фазовой автоподстройки частоты, выход которой соединен с объединенными входами счетчика 27 и элемента 28 И, второй и третий выходы которого соединены с выходами младших разрядов счетчика 27, последовательно соединенные перемножитель 29, интегрирующий фильтр 30, пороговое устройство 31 и D-триггер 32, второй вход которого объединен со вторым входом интегрирующего фильтра 30 и соединен с выходом элемента 33 И, последовательно соединенные интегрирующий фильтр 34, первый вход которого объединен с первым входом перемножителя 29 и соединен с выходом сумматора 24, а второй вход объединен с первыми входами трехразрядного регистра 35 сдвига и элемента 33 И и соединен с выходом элемента 28 И, и пороговое устройство 36, второй вход которого соединен с первым выходом формирователя 37 порогового напряжения, входы которого соединены с выходами линейных усилителей 12 и 16, выход порогового устройства 36 соединен со вторым входом регистра 35 сдвига, выходы которого соединены с входами элемента 38 ИЛИ, выход которого соединен со вторым входом элемента 33 И, третий вход которого объединен со вторым входом перемножителя 29 и соединен с выходом датчика 27, второй вход которого соединен со вторым выходом формирователя 37 порогового напряжения.

Формирователь 37 порогового напряжения (фиг.2) содержит последовательно соединенные селектор 39 отрицательных импульсов, инвертор 40, сумматор 41, второй вход которого соединен с выходом селектора 42 положительных импульсов, первый и второй входы которого объединены соответственно с первым и вторым входами селектора 39 отрицательных импульсов и являются входами формирователя 37 порогового напряжения, фильтр 43 нижних частот, пороговое устройство 44, второй выход которого является вторым выходом формирователя 37 порогового напряжения и фильтр 45 нижних частот, выход которого является первым выходом формирователя 37 порогового напряжения.

Интегрирующий фильтр 30/34/ содержит (фиг.3) фильтр 46 нижних частот, вход и выход которого являются первым входом и выходом интегрирующего фильтра 30/34/, вторым входом которого является первый вывод ключевой схемы 47, второй выход которой соединен с выходом фильтра 46 нижних частот, а третий с общей шиной интегрирующего фильтра 30(34).

Устройства 25 33 и связи между ними представляют собой приемник сложного сигнала.

Устройство работает следующим образом.

Источник 6 радиосигнала (фиг. 1) передает сигнал на приемопередающую антенну 10. Сигнал, излучаемый антенной 10, принимается приемопередающей антенной 3, установленной на ответчике. Модулятор 2 модулирует амплитуду принятого сигнала в соответствии с цифровой информацией, записанной в позиционное запоминающее устройство 1 информируемыми в модуляторе 2 импульсными последовательностями внутриимпульсной модуляции сигнала и через антенну 3 возвращает сигнал обратно на антенну 10.

В соответствии с международным стандартом ISO 10374 частота сигнала, генерируемого источником 6, может быть равной 915 МГц. Импульсные последовательности внутриимпульсной модуляции сигнала содержат по два временных подынтервала одинаковой длины. При передаче цифры "1" на первом подынтервале формируются два периода колебания с частотой 40 кГц, а на втором подынтервале формируется один период колебания с частотой 20 кГц. При передаче цифры "0" на первом подынтервале формируется один период колебания с частотой 20 кГц, а на втором два периода колебания с частотой 40 кГц. После передачи цифровой информации передается специальный код, указывающий на окончание цикла передачи информации. На временном интервале генерации специального кода формируются шесть периодов колебания с частотой 40 кГц и один период колебания с частотой 20 кГц.

Принятый антенной 10 сигнал подается на смесители 4 и 8. Сигнал от источника 6 радиосигнала через направленный ответвитель 5 подается на вход опорного напряжения смесителя 4 и со сдвигом фазы на /2 в фазовращателе 7 на вход опорного напряжения смесителя 8. Выходные сигналы смесителей 4 и 8 очищаются от помех и порожденных нелинейным преобразованием сигнала побочных гармоник полосовыми фильтрами 11 и 15 и затем усиливаются линейными усилителями 12 и 16. Усиленные сигналы задерживаются линиями задержек 14 и 17 на временной интервал

t₁ t₂ t₃

где t₂ длительность элементарного импульса в последовательностях внутриимпульсной модуляции сигнала.

Временной интервал t₃ удовлетворяет условию:

0 < t₃ << t₂

При заданном t₂ 12,5 мс

1,25 мс < t₃ < 12,5 мс

С помощью сумматора 13 выполняется суммирование входного и выходного сигналов линии задержки 14, а с помощью сумматора 18 входного и выходного сигналов линии задержки 17. Сигналы, формируемые на выходах сумматоров 13 и 18, представляют собой последовательности чередующихся двухполярных импульсов, в которых передний фронт текущего импульса отстоит от заднего фронта предшествующего на временной интервал, равный t₁. При этом на первом подынтервале передачи "1" на выходах сумматоров 13 и 18 формируются две пары коротких разнополярных импульсов, длительность которых равна t₃, а на втором подынтервале формируется пара длинных разнополярных импульсов, длительность которых равна t₁. На первом подынтервале передачи "0" на выходах сумматоров 13 и 18 формируется пара длинных разнополярных импульсов, а на втором подынтервале формируются две пары коротких разнополярных импульсов.

С выхода сумматора 18 сигнал поступает на первые входы, а с захода сумматора 13 на вторые входы селекторов 19 и 22 отрицательных и положительных импульсов. Селектор 19 выделяет импульсы отрицательной полярности, которые с помощью инвертора 20 преобразуются в импульсы положительной полярности, а селектор 22 выделяет импульсы положительной полярности. Выходные сигналы инвертора 20 и селектора 22 поступают на входы сумматора 21, осуществляющего их линейное суммирование.

Выходной сигнал сумматора 21 задерживается линией задержки 23 на интервал времени, равный t₂. В сумматоре 24 выходной сигнал линии задержки 23 линейно суммируется с сигналом, поступающим на ее вход. В результате на выходе сумматора 24 формируется последовательность коротких импульсов, следующих с частотой 80 кГц в сумме с преобразованным информационным сигналом, характеризующимся малыми удельными затратами полосы частот. При этом каждая цифра цифровой информации отображается на выходе сумматора 24 определенным сочетанием импульса, длительность которого

t₄ 4t₂ + t₃

и паузы, длительность которой

t₅ 4t₂ t₃.

Колебание, формируемое на выходе сумматора 24, не содержит постоянной составляющей, так как в выходной цепи сумматора 24 используется разделительный конденсатор (несущественный признак заявляемого устройства). Это колебание поступает непосредственно на перемножитель 29 и через интегрирующий фильтр 34 на пороговое устройство 36, на вход опорного напряжения которого подается напряжение, формируемое на первом выходе формирователя опорного напряжения 37. Если уровень проинтегрированного с помощью интегрирующего фильтра 34 колебания превышает уровень опорного напряжения, то на выходе порогового устройства 36 формируется сигнал высокого уровня, а в противном случае сигнал низкого уровня.

С выхода порогового устройства 36 сигнал поступает на второй вход трехразрядного регистра 35 сдвига. Регистр 35 сдвига осуществляет запись текущего значения входного сигнала поразрядным сдвигом хранимой кодовой комбинации к выходу. Выходные сигналы с каждого разряда регистра 35 сдвига поступают на входы логического элемента 38 ИЛИ. Когда на всех входах логического элемента 38 ИЛИ присутствуют сигналы с низким уровнем, на выходе этого логического элемента появляется сигнал низкого уровня, свидетельствующий о приеме специального кода, указывающего на окончание цикла передачи с ответчика цифровой информации. Начало цикла передачи цифровой информации отображается появлением на втором выходе формирователя 37 опорного напряжения сигнала высокого уровня, под управляющим воздействием которого счетчик 27 сбрасывается в начальное, которое может быть нулевым, состояние.

Узкополосный полосовой фильтр 25 выделяет из выходного колебания сумматора 24 синусоидальное колебание с частотой 80 кГц, которое используется для подстройки частоты выходного колебания системы 26 фазовой автоподстройки частоты. С выхода системы 26 фазовой автоподстройки частоты колебание с частотой 80 кГц подается на счетный вход счетчика 27, осуществляющего деление частоты. Текущее состояние счетчика 27 отображается двоичными сигналами на его выходах. Сигналы, поступающие на счетный вход счетчика 27 и сигналы, формируемые на выходах младших разрядов счетчика 27, поступают на входы логического элемента 28 И. Логический элемент 28 И сравнивает уровни этих сигналов и формирует на выходе сигнал высокого уровня, когда все входные сигналы имеют высокие уровни. Такое событие совершается после установки счетчика 27 в начальное состояние и повторяется с частотой 20 кГц. Таким образом, на выходе логического элемента 28 И формируются тактовые импульсы, под воздействием которых регистр 35 сдвига осуществляет сдвиг содержимого от входа к выходу. Этими импульсами управляется также ключевая схема интегрирующего фильтра 34, с помощью которой выход фильтра 34 подключается к точке общего потенциала схемы для обеспечения в этом фильтре начальных нулевых условий после записи в регистр 35 сдвига очередного отсчетного значения сигнала.

С помощью перемножителя 29 колебание, поступающее с выхода сумматора 24, умножается на колебание типа меандр, которое формируется на выходе старшего разряда счетчика 27. При этом осуществляется окончательное снятие внутриимпульсной модуляции с сигнала, т.е. сложный широкополосный информационный сигнал сворачивается в простой узкополосный сигнал, из которого затем известным способом с помощью интегрирующего фильтра 30, порогового устройства 31, в котором уровень сигнала сравнивается с нулевым опорным напряжением и решающего устройства, в качестве которого используется D-триггер 32, осуществляется выделение цифровой информации.

На входы логического элемента 33 И подаются двоичные сигналы, формируемые на выходах логического элемента 38 ИЛИ, логического элемента 28 И и старшего разряда счетчика 27. При этом на интервале передачи с ответчика цикла цифровой информации на выходе логического элемента 33 И формируются тактовые импульсы, следующие с частотой 10 кГц, которые используются для управления работой D-триггера 32 и ключевой схемой интегрирующего фильтра 30.

В качестве выходных сигналов системы для идентификации объектов используются сигналы, формируемые на выходах D-триггера 32, логического элемента 33 И и логического элемента 38 ИЛИ.

Формирователь 37 порогового напряжения (фиг.2) работает следующим образом.

С выхода линейного усилителя 12 сигнал поступает на первые, а с выхода линейного усилителя 16 на вторые входы селекторов 39 и 42 отрицательных и положительных импульсов. Селектор 39 выделяет импульсы отрицательной полярности, которые с помощью инвертора 40 преобразуются в импульсы положительной полярности, а селектор 42 выделяет импульсы положительной полярности. Выходные сигналы инвертора 40 и селектора 42 поступают на входы сумматора 41, осуществляющего их линейное суммирование. При переходе ответчика в режим передачи информации уровни сигналов на входах формирователя 37 опорного напряжения и уровень постоянной составляющей на выходе сумматора 41 резко возрастают, а в перерывах передачи информации уровни сигналов на входах формирователя 37 опорного напряжения и уровень постоянной составляющей на выходе сумматора 41 падают до уровня шума. Постоянная составляющая выходного сигнала сумматора 41 отфильтровывается фильтром нижних частот и подается на вход порогового устройства 44 /триггера Шмитта/, на прямом выходе которого формируется сигнал высокого уровня, если уровень входного сигнала превышает порог срабатывания порогового устройства 44 и сигнал низкого уровня в противном случае. Перепадом напряжения между низким и высоким уровнями этого сигнала осуществляется сброс счетчика 27 в начальное состояние. На инверсном выходе порогового устройства 44 формируется инверсный сигнал, из которого с помощью фильтра нижних частот 45 формируется опорное напряжение, подаваемое на внешнее пороговое устройство 36. В перерывах передачи информации опорное напряжение превышает уровень сигнала, поступающего на сигнальный вход порогового устройства 36, а при передаче информации опорное напряжение снижается до уровня, превышающего уровень шума, но не превосходящего уровня сигнала. При данном формировании опорного напряжения обеспечивается снижение вероятности ложного перехода системы для идентификации объектов в режим приема информации и повышение вероятности безошибочного обнаружения признака окончания цикла передачи информации.

Интегрирующий фильтр 30(34) работает следующим образом.

Чтобы погасить свободные колебания на выходе фильтра 46 нижних частот, входящего в интегрирующий фильтр (фиг.3), на управляющий вход ключевой схемы 47 подается тактовый импульс, под управляющим воздействием которого ключевая схема 47 замыкает выход фильтра 46 нижних частот на общую шину интегрирующего фильтра. Процесс включения ключевой схемы 47 происходит с задержкой, определяемой задержкой распространения сигнала в элементах схемы, которой оказывается достаточно для осуществления записи отсчетного значения сигнала в D-триггер 32 (регистр 35 сдвига) и гашения свободных колебаний в фильтре 46 нижних частот под управляющим воздействием одного и того же тактового импульса.

Работа системы для идентификации объектов поясняется временными диаграммами.

Цифровая информационная последовательность, например, 1101, характеризующая идентифицируемый объект, хранится в позиционном запоминающем устройстве 1 ответчика и передается с ответчика определенным сочетанием импульсов с одинарным и двойным периодами. "1" передается в виде двух периодов колебания двойной частоты (40 кГц) и затем одним периодом колебания одинарной частоты (20 кГц), а "0" одним периодом колебания одинарной частоты, а затем двумя периодами колебания двойной частоты. Цифровая последовательность заканчивается специальным кодом, указывающим на окончание данного цикла передачи цифровой информации (фиг.4,а).

На фиг. 4,б; фиг.4,в; фиг.4,г примерный вид сигналов соответственно, на входе и выходе линии задержки 14 и на выходе сумматора 13.

На фиг. 4,д; фиг.4,е; фиг.4,ж примерный вид сигналов соответственно, на входе и выходе линии задержки 17 и на выходе сумматора 18.

На фиг. 5,а; фиг.5,б; фиг.5,в примерный вид сигналов соответственно, на выходе селектора 19 отрицательных импульсов, на выходе инвертора 20 и на выходе селектора 22 положительных импульсов.

На фиг.5,г; фиг.5,д; фиг.5,е примерный вид сигналов на выходах соответственно, сумматора 21, линии задержки 23 и сумматора 24.

На фиг. 6, а; фиг.6,б примерный вид сигналов на входах формирователя 37 опорного напряжения.

На фиг. 6, в примерный вид сигнала на выходе фильтра 43 нижних частот (фиг.2).

На фиг. 6, г; фиг.6,д примерный вид сигналов на втором и первом выходах формирователя 37 опорного напряжения (на прямом выходе порогового устройства 44 и на выходе фильтра нижних частот 45).

На фиг. 7, а; фиг.7,г; фиг.7,б примерный вид сигналов соответственно на первом и втором входах и выходе интегрирующего фильтра 34.

На фиг.7,в; фиг.7,д примерный вид сигналов на входе опорного напряжения и выходе порогового устройства 36.

На фиг. 7, е примерный вид сигнала на выходе логического устройства 38 ИЛИ.

На фиг.7,ж тактовые импульсы, формируемые на выходе логического элемента 33 И.

На фиг. 8, а; фиг.8,г; фиг.8,б примерный вид сигналов соответственно на первом и втором входах и выходе интегрирующего фильтра 30.

На фиг. 8, в; фиг. 8,д примерный вид сигналов соответственно на выходе логического элемента 38 ИЛИ и на выходе D-триггера 32.

В предлагаемой системе для идентификации объектов используется близкий к оптимальному корреляционный прием свернутого широкополосного сложного сигнала в узкополосный простой сигнал, что является основой повышения помехоустойчивости приема цифровой информации по сравнению с прототипом.