устройство для управления интегральным модулем

Формула изобретения

1. Устройство для управления интегральным модулем, содержащее однотипные входные элементы на полевых транзисторах для отдельных входных сигналов, управляющие входы которых соединены с общей шиной через конденсатор и с выходом управляющего элемента, отличающееся тем, что, с целью повышения надежности, в каждом входном элементе исток и сток полевого транзистора являются соответственно входом и выходом входного элемента, управляющий вход которого соединен с затвором транзистора, а выход через нагрузочный транзистор с шиной питания, управляющий элемент содержит ограничитель, фильтр нижних частот и усилитель, которые соединены последовательно, вход ограничителя является входом управляющего элемента и соединен с выходом одного из входных элементов, а выход усилителя соединен с выходом управляющего элемента.

2. Устройство по п.1, отличающееся тем, что ограничитель выполнен в виде инвертора на комплементарной паре полевых транзисторов.

3. Устройство по п.1, отличающееся тем, что усилитель выполнен в виде дифференциального усилителя, второй прямой вход которого соединен с выходом делителя, вход которого соединен с шиной питания.

Описание изобретения к патенту

Изобретение относится к устройству для управления интегральным модулем, содержащему однотипные входные элементы на полевых транзисторах для отдельных входных сигналов, управляющие входы которых соединены с общей шиной через конденсатор и с выходом управляющего элемента.

В технике цифровых интегральных схем разработаны различные технологии, которые в особой мере отвечают определенным требования, предъявляемым к интегральным схемам, однако при этом им присущи другие отрицательные свойства. Так уже давно используемая техника эмиттерно-связанной логики отличается быстродействием и чувствительностью срабатывания схем, что, с другой стороны, связано, однако, с относительно высокими мощностями потерь и низкой помехозащищенностью. Отсюда следует, что в определенный случаях использования, например при использовании в возбудителях линии и приемниках линии, технику эмиттерно-связанной логики вряд ли можно заменить, но тенденция идет к тому, чтобы реализовать по меньшей мере другие элементы схемы с помощью также высоко-интегральных цифровых схем других технологий, например, на базе КМОП-техники, которые, с одной стороны, могут быть достаточно быстродействующими, но потребляют значительно меньшую мощность. Однако в этих случаях в местах сопряжения техники эмиттерно-связанной логики и КМОП-техники еще не достаточно предусматривать быстродействующие входные элементы, например КМОП-инверторы, кроме того, на такие быстродействующие КМОП-входные элементы необходимо подавать также правильные уровни цифровых сигналов. Это может быть достигнуто путем соответствующего выравнивания соответствующих уровней в схеме сопряжения, причем простое выравнивание уровней оказывается на практике недостаточным, поскольку необходимо избегать также колебаний уровня, вызванных, например, колебаниями напряжения питания или изменениями температуры.

Кроме того, следует заметить, что в [1] в связи со считыванием графических оригиналов и преобразованием считанного сигнала в цифровой сигнал известно, что для независимого от вариаций сигнала фона и/или амплитуды и/или длительности входного сигнала детектирования содержащихся в сигнале фона небольших импульсов входного сигнала на пути сигнала предусматривают дифференциальную схему и включенный за ней компаратор с большим усилением, выход которого через содержащую ограничитель, схему средних значений и подключенную своим вторым входом к источнику опорного напряжения вторую дифференциальную схему соединен с вторым входом первой названной дифференциальной схемы. Более близких точек соприкосновения с настоящим изобретением не имеется.

Далее следует отметить, что из [2] известно в интегральной схеме с кремниевым модулем и модулем на арсениде галлия для исключения особого токоснабжения модуля на арсениде галлия предусматривать в кремниевом модуле наряду с нагруженными цифровыми сигналами логическими элементами еще и нагруженный опорным сигналом инвертор, выходной потенциал которого образует отрицательный потенциал питания модуля на арсениде галлия. Проблемы обусловленного температурой или напряжением отклонения цифровых сигналов от заданных характеристик, компенсации подобных отклонений и соответственно управляемого сдвига управляемых порогов переключения цифровых входных элементов модуля на арсениде галлия при этом не обсуждаются.

Задачей изобретения является повышение надежности путем управления быстродействующими входными элементами интегрального модуля одной технологии интегральным модулем другой технологии без необходимости выравнивания уровней и подавления воздействий изменения напряжения и температуры на уровень цифрового сигнала.

Эта задача решается согласно изобретения тем, что в каждом входном элементе исток и сток полевого транзистора являются соответственно входом и выходом входного элемента, управляющий вход которого соединен с затвором транзистора, а выход соединен через нагрузочный транзистор с шиной питания, причем управляющий элемент содержит ограничитель, фильтр нижних частот и усилитель, которые соединены последовательно, при этом вход ограничителя является входом управляющего элемента и соединен с выходом одного из входных элементов, а выход усилителя соединен с выходом управляющего элемента.

В дальнейшем развитии изобретения ограничитель выполнен в виде инвертора на комплементарной паре полевых транзисторов.

В последующем развитии изобретения предусмотрено выполнение усилителя дифференциальным, второй прямой вход которого соединен с выходом делителя, вход которого соединен с шиной питания.

Исходя из того, что управляющие интегральным модулем выходные цифровые сигналы другого интегрального модуля или нескольких таких интегральных модулей совпадают друг с другом по величине уровня сигнала, так что один цифровой сигнал является репрезентативным и для других цифровых сигналов, и исходя из достаточно постоянного коэффициента заполнения (отношение длительности бита высокого уровня к длительности бита низкого уровня) и лежащего внутри заданных пределов соотношения длительности периода бита к продолжительности переходного периода фронтов этого репрезентативного цифрового сигнала изобретение дает преимущество, заключающееся в том, что не обязательно знать в деталях характеристики (состояния сигнала, коэффициенты заполнения, положения фронтов) остальных управляющих интегральным модулем цифровых сигналов, однако можно учитывать обусловленные напряжением питания и температурой отклонения этих цифровых сигналов от их заданной характеристики путем соответствующего перемещения рабочих точек (порогов переключения) нагруженных этими цифровыми сигналами входных элементов интегрального модуля и таким образом компенсировать их воздействия, причем смещение порога переключения в связи с конечной крутизной фронта цифрового сигнала обуславливает желаемую компенсацию.

В этой связи следует отметить, что из патента США N 4242604 является известным для микросхемы устройства сопряжения, например, для ТТЛ-МОП- перехода предусматривать для стабилизации порога принятия решения относительно обусловленных температурой микросхемы изменений порогового напряжения входного транзистора дополнительно к входным элементам, нагруженным входными сигналами, нагруженную постоянным опорным напряжением опорную ступень, выходной сигнал которой в этой опорной ступени, а также в каждой входной ступени управляет опорным транзистором, так что его сопротивление изменяется таким образом, что потенциал истока входного транзистора изменяется противоположно относительно его порогового напряжения. Такой стабилизацией порога принятия решения относительно температурных изменений самой микросхемы не учитываются отклонения входных сигналов, как таковых, от их заданной характеристики; путь для этого однако показывает изобретение.

На чертеже показано предлагаемое устройство.

Схематично изображенный на чертеже пример выполнения согласно изобретения устройства для управления интегральным модулем имеет для отдельных, управляющих интегральным модулем на входных линиях e1-a1, en-an, er-ar управляющих цифровых сигналов однотипные входные элементы E1, En, Er, которые выполнены с возможностью установки их порогов переключения по управляющим входам s. К этим управляющим входам s подключен общий для всех входных элементов E1, En, Er управляющий элемент S, который выполнен с ограничителем BS и включенным за ним фильтром нижних частот TP; фильтр нижних частот TP ведет через регулирующий усилитель RV, в примере выполненный в виде дифференциального усилителя, нагруженного на своем втором входе опорным сигналом b, к управляющим входам s входных элементов E1, En, Er. Со стороны входа управляющий элемент S связан с одним из входных элементов, в примере с входным элементом Er, причем исходя из того, что появляющийся на входе er цифровой сигнал по своему уровню и своим обусловленным изменениями напряжения питания или изменениями температуры смещениями является репрезентативным и для появляющихся на остальных входных линиях e1, en цифровых сигналов. В соответствии с появляющимся в этом репрезентативном цифровом сигнале составляющими постоянного тока управляющим элементом S в управляемых им входных элементах E1, En, Er устанавливают соответствующий порог переключения.

Из чертежа также видно, каким образом могут быть в частности выполнены входные элементы E и управляющий элемент S. В представленном примере выполнения устройства согласно изобретения входные элементы Е и ограничитель BS выполнены в КМОП-технике. При этом входные элементы En выполнены в виде введенного в путь цифрового сигнала en-ea переключающего транзистора Tsn, включенного по схеме с общим затвором, к электроду затвора которого подключен общий управляющий элемент S и который со стороны выхода соответственно через нагрузочный транзистор T1n подключен к источнику питающего потенциала Udd (например +Udd), причем в примере выполнения переключающий транзистор (Ts) является полевым транзистором с обогащенным n-каналом, а образующий вместе с источником питающего потенциала Udd схему источника тока нагрузочный транзистор (Т1) является полевым транзистором с обогащенным p-каналом. Соответствующим образом пороговая схема образована включенным в путь цифрового сигнала er-ar, по которому проходит репрезентативный цифровой сигнал, переключающего транзистора Tsr, включенного по схеме с общим затвором, к электроду затвора которого подключен общий управляющий элемент S и который со стороны выхода соответственно через нагрузочный транзистор T1r подключен к источнику питающего потенциала Udd. Ограничитель BS образован имеющей два транзистора Tpb, Tnb КМОП-инверторной схемой. Как далее показано на чертеже, фильтр нижних частот ТР может быть выполнен в виде простого RC-звена. В примере выполнения за фильтром нижних частот включен регулирующий усилитель, выполненный в виде дифференциального усилителя RV, причем благодаря подключению к инвертирующему входу (-) дифференциального усилителя RV учитывается обусловленное ограничителем BS инвертирование цифрового сигнала. К неинвертирующему входу (+) в примере выполнения к дифференциальному усилителю RV подводится опорное напряжение, получаемое из напряжения питания Udd с помощью делителя напряжения из двух омических сопротивлений R1, R2, рассчитанного в соответствии с заданным в заданном режиме системы коэффициентом заполнения репрезентативного цифрового сигнала.

В заданном режиме работы системы репрезентативный цифровой сигнал может иметь определенный коэффициент заполнения, то есть определенное соотношение длительности бита высокого уровня к длительности бита низкого уровня, вследствие чего ограниченный ограничителем BS цифровой сигнал имеет определенную составляющую постоянного тока, которая отфильтровывается фильтром нижних частот TP. Эта составляющая постоянного тока при коэффициенте заполнения, равном 1:1, может также быть равной нулю. Выходной сигнал фильтра нижних частот ТР связывается в регулирующем усилителе RV с опорным сигналом (b), установленным с учетом коэффициента заполнения репрезентативного цифрового сигнала и характеристик ограничителя BS, так что появляющийся на выходе регулирующего усилителя RV и тем самым на управляющих входах s входных элементов E1, En, Er управляющий сигнал устанавливает во входных элементах пороги переключения, на высоту, соответствующую как раз заданному значению уровня сигнала.

Если, например, вследствие изменения напряжения питания изменяется положение репрезентативного сигнала, то его конечная крутизна фронта при прохождении порога срабатывания приводит к тому, что при повышении уровня длительность бита высокого уровня увеличивается, а длительность бита низкого уровня уменьшается и наоборот при понижении уровня длительность бита высокого уровня уменьшается, а длительность бита низкого уровня увеличивается. Это вызывает соответствующее изменение выходного сигнала фильтра нижних частот TP и, следовательно, подводимого через регулирующий усилитель RV на управляющие входы s входных элементов E1, En, Er управляющего сигнала с тем следствием, что уровень переключения соответственно повышается или понижается, так что изменение положения цифрового сигнала компенсируется изменением положения порога переключения.

Например, на отдельных входах пути сигнала e1, en, er в "высоком" состояния цифрового сигнала может преобладать потенциал порядка 1 В и в "низком" состоянии цифрового сигнала может преобладать потенциал порядка 2 В. Цифровые сигналы могут при этом, например, быть кодированы в свободном от составляющих постоянного тока коде, причем тогда статистически, т.е. при рассмотрении через достаточное долгое время, оба состояния потенциала должны бы появляться одинаково долго. На управляющие входы s входных элементов E1, En, Er и тем самым на электрод затвора переключающего транзистора Tsn, Tsr входного элемента может при этом от управляющего элемента S прикладываться управляющий потенциал порядка +0,4 В, причем порог переключения соединенного с нагрузочным транзистором Т1 переключающего транзистора Tsr может быть ниже на величину порогового напряжения порядка -1,8 В.

В случае преобладающего на входе er "высокого" состояния сигнала переключающий транзистора Tsr является непроводящим, а на входе ограничителя BS, порог переключения которого может быть порядка +1 В, образуется потенциал в примере порядка +3,3 В, вследствие чего p-канальный транзистор Tpb КМОП-инверторной схемы является непроводящим (или очень слабо проводящим), а n-канальный транзистор является (хорошо) проводящим. При "низком" состоянии цифрового сигнала переключающий транзистор Tsr во входном элементе Er является проводящим и на входе ограничителя BS образуется потенциал в примере порядка -1,2 В, вследствие чего p-канальный транзистор Tpb КМОП-инверторной схемы является проводящим, а n-канальный транзистор Tnb является непроводящим.

Через фильтр нижних частот Tp соответствующий среднему по времени значению появляющегося на выходе ограничителя цифрового сигнала сигнал попадает на вход (-) дифференциального усилителя RV, другой вход (+) которого нагружен опорным сигналом и с его выхода при сохраняющемся коэффициенте заполнения цифрового сигнала 1:1 (в примере свободного от составляющих постоянного тока кода) выдается упомянутый управляющий потенциал в примере +0,4 В.

Если коэффициент заполнения появляющегося на сигнальном входе er, репрезентативного для остальных цифровых сигналов сигнала отличается от соотношения 1:1 (в примере свободного от составляющих постоянного тока кодирования, т.е. при рассмотрении в течение достаточно долгого времени на входе пути сигнала er "высокое" состояние появляется дольше ) или короче, чем "низкое" состояние сигнала, и вследствие этого на выходе ограничителя "низкое" состояние сигнала дольше (соответственно короче), чем "высокое" состояние сигнала, то это приводит к соответствующему понижению (соответственно повышению) выходного сигнала фильтра нижних частот ТР и тем самым к соответственному увеличению (соответственно уменьшению) разницы входного сигнала на дифференциальном усилителе RV; это обусловливает соответствующее повышение (или понижение) подводимого с выхода дифференциального усилителя RV к управляющим входам s входных элементов E1, En, Er потенциала на величину порядка 0,2 В с тем следствием, что соответственно повышается порог переключения КМОП-входных элементов E1, En, Er (или соответственно понижается). В результате за счет этого изменения порога переключения компенсируется изменение положения цифрового сигнала.

Отдельные управляющие входы блокированы конденсаторами С, чтобы избежать связи между отдельными путями сигнала en-an, er-ar.