устройство коммутации

Формула изобретения

Устройство коммутации, содержащее N коммутационных блоков, вход первого коммутационного блока является первым информационным входом устройства, i-е выходы (где каждого коммутационного блока объединены и являются i-м выходом устройства, отличающееся тем, что введены N 1 мультиплексоров, N 1 элементов ИЛИ и резервный коммутационный блок, первый информационный вход i-го мультиплексора является (i + 1)-м информационным входом устройства, второй информационный вход i-го мультиплексора является i-м информационным входом устройства, информационный вход резервного коммутационного блока является N-м информационный входом устройства, выход i-го мультиплексора соединен с информационным входом (i + 1)-го коммутационного блока, подключенного, кроме первого коммутационного блока, выходом сигнала ошибки к первому входу i-го элемента ИЛИ, связанного выходом, кроме (N 1)-го элемента ИЛИ, с адресным входом (i + 1)-го мультиплексора, выход сигнала ошибки первого коммутационного блока соединен с адресным входом первого мультиплексора и вторым входом первого элемента ИЛИ, выход (N 1)-го элемента ИЛИ подключен к входу разрешения резервного коммутационного блока, выходы которого связаны с одноименными выходами коммутационных блоков, а N-й выход резервного коммутационного блока является N-м выходом устройства.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных машин.

Известно устройство для контроля коммутации информационных каналов (авт. св. СССР N 1624453, кл. G 06 F 11/00, 1991), содержащее распределитель импульсов, дешифратор, группу из n элементов И (где n-количество коммутационных каналов), элемент ИЛИ, триггер, группу из (I+1) мультиплексор (где I-разрядность коммутируемых каналов) и группу из n блоков сравнения, каждый из которых содержит (I+1) элемент сравнения, причем J-й выход распределителя импульсов (I<J<I+1) соединен с адресным входом J-го мультиплексора группы и J-м входом дешифратора, i-й выход которого (I_n) подключен к первому входу J-элемента и первой группы, i-й разряд информационного входа первого мультиплексора группы соединен с i-ым синхровходом устройства, информационный вход J-го мультиплексора группы соединен с i-м синхровходом устройства, первый информационный вход J-го элемента сравнения, начиная со второго, i-го блока сравнения группы подключен к i-му разряду i-го информационного входа устройства, стробирующий вход каждого элемента сравнения i-го блока сравнения группы соединен с i-ым выходом дешифратора, а выход j-го мультиплексора группы подключен к второму информационному входу j-го элемента сравнения каждого из блока сравнения группы.

Недостатком данного устройства является сложность и отсутствие возможности восстанавливать работоспособность коммутатора в случае выхода из строя отдельных блоков устройства.

Известна ячейка коммутационной системы (авт. св. СССР N 1654833 кл. G 06 F 15/16, 1991), содержащая по f первых и вторых блоков коммутации, информационные входы вторых блоков коммутации являются информационными входами ячейки, первый блок коммутации содержит шесть элементов ИЛИ-НЕ и два элемента И, причем выход первого элемента ИЛИ-НЕ подключается к первому входу второго элемента ИЛИ-НЕ, выход которого подключен к (f-1) входу первого элемента И-НЕ, f-е входы первого и второго элемента И-НЕ являются соответственно первым и вторым входами фиксации первого блока коммутации, второй блок коммутации содержит два элемента И и элемент И-НЕ, выход которого является выходом фиксации второго блока коммутации.

Недостатком данного устройства является сложность и отсутствие возможности восстанавливать работоспособность коммутатора в случае выхода из строя отдельных блоков устройства.

Наиболее близким по технической сущности к предлагаемому устройству является коммутатор (Автоматика и вычислительная техника, 1990, N 1 с. 77-78), содержащий N коммутационных блоков (КБ), каждый из которых содержит N-1 коммутационных элементов, i-й вход устройства соединен со входом i-го коммутационного блока, i-й выход устройства соединен с i-м выходом каждого коммутационного блока, коммутационные элементы расположены в n рядов, где 2 N, каждый ряд, начиная с 1-го содержит 2 коммутационных элемента, где i-номер ряда, вход коммутационного 1-го ряда соединен со входом коммутационного блока, первый выход j-го коммутационного элемента i-го ряда, второй выход j-го коммутационного элемента i-го ряда соединен со входом j + 2 коммутационного элемента i + 1-го ряда, выходы коммутационных элементов n-го ряда образуют N выходов коммутационного блока.

Недостатком данного устройства является отсутствие возможности адаптации в условиях сбоев и отказов отдельных коммутационных блоков.

Задача изобретения заключается в повышении надежности характеристик устройства путем введения однотипного с имеющимися КБ.

Технический результат, который может быть получен при осуществлении изобретения заключается в том, что предлагаемая структура коммутатора полностью адаптирована к одиночным отказам коммутационных блоков.

Этот результат достигается тем, что в устройство, содержащее N коммутационных блоков, вход первого коммутационного блока является первым информационным входом устройства, i-е выходы (где i I,N) каждого коммутационного блока объединены и являются i-м выходом устройства, вводятся (N 1) мультиплексоров, (N 1) элементов ИЛИ и резервный коммутационный блок (РКБ), первый информационный вход i-го мультиплексора является (i + 1)-м информационным входом устройства, второй информационный вход i-го мультиплексора является i-м информационным входом устройства, информационный вход резервного коммутационного блока является N-м информационным входом устройства, выход i-го мультиплексора соединен с информационным входом (i + 1)-го коммутационного блока, подключенного, кроме первого коммутационного блока, выходом сигнала ошибки к первому входу i-го элемента ИЛИ, связанного выходом, кроме (N 1)-го элемента ИЛИ с адресным входом (i + 1)-го мультиплексора, выход сигнала ошибки первого коммутационного блока соединен с адресным входом первого мультиплексора и со вторым входом первого элемента ИЛИ, выход (N 1)-го элемента ИЛИ подключен ко входу разрешения резервного коммутационного блока, выходы которого связаны с одноименными выходами коммутационных блоков, а N-й выход резервного коммутационного блока является N-м выходом устройства.

Техническое решение по сравнению с прототипом имеет следующие отличительные существенные признаки: резервный коммутационный блок, (N 1) элементов ИЛИ и (N 1) мультиплексоров.

Наличие признаков, отличающих заявляемое техническое решение от прототипа, обуславливает соответствие заявляемого устройства критерию "новизна".

Наличие причинно-следственной связи между введением дополнительных элементов устройства таких, как резервный коммутационный блок, группы элементов ИЛИ и мультиплексоров, и повышением характеристик коммутатора обусловлено тем, что в прототипе при выходе из строя любого коммутационного блока устройство практически выходит из строя, что устраняется введением резервного коммутационного блока, позволяющим замещать вышедший из строя коммутационный блок, а группа элементов ИЛИ и мультиплексоры служат для организации подключения резервного коммутационного блока.

Схема устройства изображена на чертеже, где приняты следующие обозначения: 1 коммутационные блоки; 2 входы устройства; 3 - мультиплексоры; 4 резервный коммутационный блок; 5 элементы ИЛИ; 6 - выходы устройства.

Устройство резервирования коммутатора содержит N-коммутационных блоков 1, вход первого коммутационного блока является первым информационным входом 2 устройства, первый информационный вход i-го мультиплексора 3 является (i + 1)-м информационным входом 2 устройства, второй информационный вход i-го мультиплексора 3 является i-м информационным входом 2 устройства, информационный вход резервного коммутационного блока 4 является N-м информационным входом 2 устройства, выход i-го мультиплексора 3 соединен с информационным входом (i + 1)-го коммутационного блока 1, подключенного, кроме первого коммутационного блока 1, выходом сигнала ошибки к первому входу i-го элемента ИЛИ 5, связанного выходом, кроме (N 1)-го элемента ИЛИ 5 с адресным входом (i + 1)-го мультиплексора 3, выход сигнала ошибки первого коммутационного блока 1 соединен с адресным входом первого мультиплексора 3 и со вторым входом первого элемента ИЛИ 5, выход (N 1)-го элемента ИЛИ 5 подключен ко входу разрешения резервного коммутационного блока 4, выходы которого связаны с одноименными выходами коммутационных блоков 1, а N-й выход резервного коммутационного блока 4 является N-м выходом 6 устройства, i-е выходы (где i 1, N) каждого коммутационного блока объединены и являются i-м выходом 6 устройства.

Устройство работает следующим образом.

В исходном состоянии все КБ1 работоспособны и устройство работает по описанию к прототипу. На выходах сигнала ошибки всех КБ1 присутствует логический нуль. При этом каждый мультиплексор 3 подключает к i-му КБ1 i-й вход 1 устройства, где i 2, N. Одновременно с этим РКБ4 отключен от общего выхода 6. В случае выхода из строя i-го КБ1 на выходе его сигнала ошибки появляется сигнал логической единицы, при этом выходы этого КБ отключаются от общего выхода 6. На адресных входах j-х КБ1 (j 1, i 1) присутствуют сигналы логического нуля, на адресных входах остальных КБ1 распространится через элементы ИЛИ 5 сигнал логической единицы от сбойного КБ1. Это приведет к тому, что мультиплексор 3 j-х КБ1 (j i + 1,N) переключит входы КБ1 на соседние входы устройства, т.е. j-е входы устройства (j i, N 1) будут подключены к (j + 1)-м КБ1, а N-й вход 1 будет подключен к РКБ4 и выходы последнего будут подключены к выходам 2 устройства. Таким образом произойдет своеобразный сдвиг КБ1 и РКБ4 на место вышедшего из строя i-го КБ1, и коммутатор сможет продолжить работу.

Проведем сравнение прототипа с предложенным устройством.

По структурной схеме прототип от заявляемого устройства отличается наличием (N 1)-го двух входовых мультиплексора, (N 1)-го двухвходового элемента ИЛИ и одного резервного КБ. Если предположить, что каждый КБ состоит из N коммутационных элементов, каждый из которых содержит два триггера и два логических элемента, полагая, что триггер содержит 5 логических элементов, получим, что коммутационный элемент содержит 12 логических элементов (ЛЭ), тогда КБ содержит 12N ЛЭ и весь прототип содержит (12N)2 ЛЭ. Предлагаемое устройство содержит РКБ 12N ЛЭ, N ЛЭ составляют элементы ИЛИ, 6N ЛЭ составляют мультиплексоры и общая сумма логических элементов составит

(12N)2 + 12N + N + 6N 144N2 + 19N

При достаточно больших N отношение материальных затрат прототипа и предложенного варианта соизмерено с единицей. Однако предложенное устройство повышает надежность коммутатора при N 16 более чем на 6% при отношении:

(144N2 + 19N)/144N2 37168/36864 1,008,

что составляет меньше 1-го процента.

Таким образом, предложенное устройство повышает надежность работы коммутатора на 6 при увеличении затрат оборудования меньше, чем на 1%