устройство управления параллельным инвертором

Формула изобретения

Устройство управления параллельным инвертором, содержащее задающий генератор, первый фазосдвигающий узел, первый формирователь импульсов, выход которого подключен к инвертору, первый элемент НЕ, формирователь задержки нормированной длительности, первый и второй управляющие входы устройства, отличающееся тем, что оно снабжено распределителем импульсов, выходы которого подключены к информационным входам мультиплексора, выход которого через второй формирователь импульсов подключен к входу первого фазосдвигающего узла, первому установочному входу распределителя импульсов и счетному входу дешифратора, выходы которого подключены к входам схемы совпадения и адресным входам мультиплексора, оно также снабжено блоком коммутации, третьим формирователем импульсов, вторым фазосдвигающим узлом, выход которого подключен к счетному входу формирователя задержки нормированного числа импульсов, первый управляющий вход устройства через второй элемент НЕ соединен с вторым входом установки распределителя импульсов и установочным входом дешифратора, вход блокировки которого соединен с выходом схемы совпадения, счетный вход распределителя импульсов соединен с выходом задающего генератора и с счетным входом формирователя задержки нормированной длительности, первый управляющий вход устройства соединен с первым управляющим входом блока коммутации и входом установки формирователя задержки нормированного числа импульсов, выходы первого и второго фазосдвигающих узлов подключены соответственно к первому и второму сигнальным входам блока коммутации, выход которого подключен к первому формирователю импульсов, а второй управляющий вход соединен с выходом и входом блокировки формирователя задержки нормированной длительности, а также с входом блокировки формирователя задержки нормированного числа импульсов, а второй управляющий вход соединен через третий формирователь импульсов с входом второго фазосдвигающего узла.

Описание изобретения к патенту

Изобретение относится к электротехнике и может быть использовано для построения систем электропитания, преимущественно с преобразованием постоянного тока в переменный промышленной частоты.

Известно устройство для управления электрическим преобразователем с защитой от перенапряжений, содержащее задающий генератор, счетчик импульсов, дешифратор, блок формирователей импульсов управления, инвертор и фазосдвигающее устройство [1]

Данное устройство не может работать с внешним сигналом управления переменного тока с целью получения синфазного выходного напряжения преобразователя и не может работать на частоте переменного тока промышленной частоты.

Из известных устройств наиболее близким является устройство управления параллельным инвертором, содержащее задающий генератор, первый фазосдвигающий узел, первый формирователь импульсов, выход которого подключен к инвертору, первый элемент НЕ, формирователь задержки нормированной длительности, первый и второй управляющие входы устройства [2]

Недостатком данного устройства является невозможность его использования на промышленной частоте переменного тока 50 Гц, а также при работе на индуктивную нагрузку с низким cos.

Задачей изобретения является обеспечение возможности использования преобразователя постоянного напряжения в переменное низкой частоты (50 Гц и менее) при работе на индуктивную нагрузку.

Поставленная задача реализуется следующим образом.

Устройство управления параллельным инвертором, содержащее задающий генератор, первый фазосдвигающий узел, первый формирователь импульсов, выход которого подключен к инвертору, первый элемент НЕ, формирователь задержки нормированной длительности, первый и второй управляющие входы устройства, снабжено распределителем импульсов, выходы которого подключены к информационным входам мультиплексора, выход которого через второй формирователь импульсов подключен к входу первого фазосдвигающего узла, первому установочному входу распределителя импульсов и счетному входу дешифратора, выходы которого подключены к входам схемы совпадения и адресным входам мультиплексора, оно также снабжено блоком коммутации, третьим формирователем импульсов, вторым фазосдвигающим узлом, выход которого подключен к счетному входу формирователя задержки нормированного числа импульсов, первый управляющий вход устройства через второй элемент НЕ соединен со вторым входом установки распределителя импульсов и установочным входом дешифратора, вход блокировки которого соединен с выходом схемы совпадения, счетный вход распределителя импульсов соединен с выходом задающего генератора и со счетным входом формирователя задержки нормированной длительности, первый управляющий вход устройства соединен с первым управляющим входом блока коммутации и входом установки формирователя задержки нормированного числа импульсов, выходы первого и второго фазосдвигающих узлов подключены, соответственно, к первому и второму сигнальным входам блока коммутации, выход которого подключен к первому формирователю импульсов, а второй управляющий вход соединен с выходом и входом блокировки формирователя задержки нормированной длительности, а также с входом блокировки формирователя задержки нормированного числа импульсов, а второй управляющий вход соединен через третий формирователь импульсов с входом второго фазосдвигающего узла.

Сопоставительный анализ заявленного изобретения с наиболее близким аналогом выявил отличия, указанные в отличительной части формулы изобретения, что свидетельствует об удовлетворении изобретения условию патентоспособности "новизна".

Проведенный патентный поиск в данной области техники не выявил технических решений, имеющих признаки, совпадающие с отличительными признаками изобретения, и обеспечивающие указанный технический результат, что свидетельствует об удовлетворении изобретения условию патентоспособности "изобретательский уровень".

Предлагаемое устройство представляет собой универсальный модуль, который может работать как в автономном режиме, так и в режиме с внешним сигналом управления переменного тока требуемой частоты.

Функциональная перестройка устройства из автономного режима в режим с внешним сигналом управления производится путем изменения логического уровня на первом управляющем входе устройства.

Устройство позволяет исключить насыщение трансформаторов инвертора и нагрузки за счет постепенного в каждом полупериоде переменного тока перехода с меньшей длительности на большую до номинальной длительности полупериода, т. е. номинальной частоты напряжения переменного тока.

На фиг.1 приведена функциональная схема устройства; на фиг.2, 3 - временные диаграммы напряжений, поясняющие его работу.

Устройство управления параллельным инвертором содержит задающий генератор 1, выход которого подключен к счетным входам формирователя задержки нормированной длительности 2 и распределители импульсов 3, выходы которого подключены к информационным входам мультиплексора 4, первый фазосдвигающий узел 5, выход которого подключен к первому сигнальному входу блока коммутации 6, первый управляющий вход которого соединен с первым управляющим входом устройства, а выход которого через первый формирователь импульсов 7 подключен к инвертору 8, выход мультиплексора 4 через второй формирователь импульсов 9 подключен к счетному входу дешифратора 10, выходы которого подключены к адресным входам мультиплексора 4 и к входам схемы совпадения 11, выход которой подключен к входу блокировки дешифратора 10, второй управляющий вход устройства через третий формирователь импульсов 12 подключен к входу второго фазосдвигающего узла 13, выход которого подключен к второму сигнальному входу блока коммутации 6 и к счетному входу формирователя задержки нормированного числа импульсов 14, вход установки которого соединен с первым управляющим входом устройства, а выход через первый элемент НЕ 15 подключен к входу установки формирователя задержки нормированной длительности 2, выход которого подключен к второму управляющему входу блока коммутации 6 и входам блокировки формирователя задержки нормированной длительности 2 и формирователя задержки нормированного числа импульсов 14, первый управляющий вход устройства через второй элемент НЕ 16 подключен к входу установки дешифратора 10 и второму входу установки распределителя импульсов 3, первый вход установки которого подключен к выходу второго формирователя импульсов 9.

Предлагаемое устройство работает следующим образом.

При отсутствии сигналов на 1 и 2 управляющих входах блок коммутации 6 закрыт по 1 и 2 управляющим входам, дешифратор 10, формирователь нормированной длительности 2 и распределитель импульсов 3 находятся в нулевом состоянии из-за сигнала логической "1" на входах установки, на вход установки адреса ADR мультиплексора 4 поступает нулевой код, выход мультиплексора 4 внутри электрически соединен с его информационным входом XI.

При появлении на первом управляющем входе сигнала логической "1" (фиг.2, а) снимается блокировка с дешифратора 10, распределителя импульсов 3 и блока коммутации 6 по первому управляющему входу. Сигналы с первого фазосдвигающего узла 5 (фиг. 2, ж 1 и 2) проходят через первый сигнальный вход блока коммутации 6 на его выход (фиг.2, з 1 и 2) и далее на вход первого формирователя импульсов 7. Формирователь задержки нормированного числа импульсов 14 находится в нулевом состоянии из-за сигнала логической "1" по входу установки. С задающего генератора 1 поступают импульсы на счетный вход распределителя импульсов 3 (фиг.2, б).

При появлении на счетном входе распределителя импульсов 3 n-ого импульса на информационном выходе n распределителя импульсов 3 появляется сигнал (фиг. 2, в 4), который пройдя через вход XI мультиплексора 4 на его выход, воздействует на вход второго формирователя импульсов 9. Сигнал с выхода второго формирователя импульсов 9 (фиг. 2, г) переводит сигнал на выходе первого фазосдвигающего узла 5 в противоположное состояние (фиг.2, ж 1, 2) и переводит распределитель импульсов 3 в нулевое состояние (фиг.2, в 0), а также, воздействуя на счетный вход дешифратора 10, увеличивает результат на его выходах на единицу (фиг.2, д 1).

Сигналы с выходов дешифратора 10 поступают на входы установки адреса мультиплексора 4. В результате чего к выходу мультиплексора 4 подключается следующий вход (X2) мультиплексора 4.

При появлении на счетном входе распределителя импульсов 3 (после его обнуления по входу установки сигналом от второго формирователя импульсов 9) n+1-го импульса от задающего генератора 1 (фиг.2,в 5) на информационном выходе (n+I) распределителя импульсов 3 появится сигнал, который проходит через вход X2 на выход мультиплексора 4.

Далее работа схемы повторяется, как было описано выше.

Когда на выходах дешифратора 10 (на входах установки адреса мультиплексора 4) появятся сигналы, соответствующие электрическому соединению внутри мультиплексора 4 его выхода с его входом XN, сработает логическая схема совпадения 11 (фиг. 2, е) и с ее выхода поступит сигнал на вход блокировки дешифратора 10, блокирующий его в данном состоянии.

Далее второй формирователь импульсов 9 будет перебрасывать первый фазосдвигающий узел 5 в противоположное состояние (фиг.2, ж 1, 2) при появлении на счетном входе распределителя импульсов 3 каждого N-ого импульса (фиг.2, в 9).

Таким образом, устройство позволяет во время пуска инвертора 8 переходить постоянно за N-n+I шагов с повышенной частоты на номинальную частоту преобразования, причем изменение частоты преобразования осуществляется в каждом полупериоде частоты преобразования.

На фиг.2 представлены временные диаграммы работы устройства в автономном режиме для варианта N 9, n 4.

На фиг. 2: а сигнал на первом управляющем входе; б выходные импульсы, формируемые задающим генератором 1; в импульсы на каждом из 9 выходов распределителя 3; г импульсы на выходе второго формирователя импульсов 9; д импульсы на выходах дешифратора 10; е выходной сигнал, формируемый на выходе схемы совпадения; ж 1, 2 выходные импульсы, формируемые первым фазосдвигающим узлом 5; з 1, 2 выходные импульсы, формируемые блоком коммутации 6.

Устройство в режиме с внешним сигналом управления переменного тока требуемой частоты работает следующим образом.

На первом управляющем входе присутствует сигнал "0" уровня (фиг.3, б). На второй управляющий вход поступает сигнал переменного тока требуемой частоты (фиг. 3, а). Третий формирователь импульсов 12 преобразует сигнал переменного тока в импульсы постоянного тока (фиг.3, в), которые поступают на вход второго фазосдвигающего узла 13. На выходе второго фазосдвигающего узла 13 формируются две последовательности импульсов, различающиеся между собой по фазе на 180^o, которые поступают на второй сигнальный вход блока коммутации 6 (фиг.3, г 1, 2).

От одной последовательности импульсов с выхода второго фазосдвигающего узла 13 сигнал поступает на счетный вход формирователя задержки нормированного числа импульсов 14. После поступления на счетный вход K импульсов (K= 1,2,3,4) формирователя задержки нормированного числа импульсов 14 на его выходе появляется сигнал логической "1" (фиг.3, д), который, пройдя через элемент НЕ 15, разблокирует формирователь задержки нормированной длительности 2 по входу установки.

После поступления на счетный вход формирователя задержки нормированной длительности 2 от задающего генератора 1 M импульсов (M=1,2,3,4) (фиг.3, е) на выходе формирователя задержки нормированной длительности 2 появляется сигнал логической "1" (фиг. 3, ж), который блокирует работу формирователя задержки нормированного числа импульсов 14 и формирователя нормированной длительности 2 по входам блокировки, а также поступает на второй вход управления блока коммутации 6, разрешающий прохождение сигналов со второго фазосдвигающего узла 13 на первый формирователь импульсов 7 через блок коммутации 6 (фиг.3, з 1, 2).

Таким образом, после прохождения K периодов внешнего сигнала управления и отсечки части следующего полупериода, равного длительности M тактов задающего генератора 1, начинает работать инвертор от внешнего сигнала управления.

На фиг.3 представлены временные диаграммы работы устройства для варианта K 1, M 4 и внешнего сигнала управления f 75 Гц.

На фиг. 3: а сигнал на втором управляющем входе; б сигнал на первом управляющем входе; в выходные импульсы, формируемые третьим ФИ 12; г 1, 2 - выходные импульсы, формируемые вторым фазосдвигающим узлом 13; д выходной сигнал, формируемый формирователем задержки нормированного числа импульсов 14; е выходные импульсы, формируемые задающим генератором 1; ж выходной сигнал, формируемый формирователем задержки нормированной длительности 2; з 1, 2 выходные импульсы блока коммутации 6.

Устройство управления параллельным инвертором может быть реализовано на основе применения цифровых микросхем 561 серии.

Формирователь импульсов 12, элементы НЕ 15, 16 реализуются по известным схемам на базе микросхем К 561 ЛН2, ЛА7.

Мультиплексор реализован на микросхеме К 561 КП2.