преобразователь код - частота

Формула изобретения

Преобразователь код частота, содержащий регистр, комбинационный сумматор, первый вход которого подключен к шине входного кода, а выход комбинационного сумматора соединен с входом данных регистра, тактирующий вход которого соединен с тактирующим входом преобразователя, отличающийся тем, что в него введены блок коррекции и элемент И, первый вход которого подключен к выходу переполнения комбинационного сумматора и стробирующему входу блока коррекции, а второй вход элемента И соединен с тактирующим входом регистра, выход которого подключен к первому входу блока коррекции, второй вход блока коррекции подключен к шине кода коррекции, при этом выход блока коррекции соединен с вторым входом комбинационного сумматора, а выход элемента И является выходом преобразователя.

Описание изобретения к патенту

Изобретение относится к измерительной и вычислительной технике и может быть использовано в системах обработки и передачи информации, а также в измерительной технике в качестве формирователя равномерной сетки частот.

Известны преобразователи код-частота, построенные на основе накапливающего сумматора [1] [3]

Преобразователь код-частота по авт. N 345609 содержит триггер 1, вентиль 2, генератор эталонной частоты 3, схемы И 4, схемы ИЛИ 5, сумматор 6, элемент задержки 7, датчик кода 8. Данный преобразователь является сложным и обладает методической погрешностью дискретности.

Другой преобразователь код-частота по [2] содержит регистры 3 и 4, счетчик 5, элементы И 6 и 7, триггер 8 и генератор 9 опорной частоты. В этом преобразователе присутствуют вышеотмеченные недостатки: сложность и наличие погрешности дискретности. Относительная погрешность дискретности этого преобразователя определяется выражением

p 1/(N₀/N_x-1),

где N_x входной код,

N₀ число, которое дешифрует элемент И 6.

Вышеописанные аналоги преобразователя код-частота имеют общие недостатки, а именно сложны и обладают методической погрешностью дискретности, что снижает точность преобразования.

Из известных преобразователей код-частота наиболее близким по технической сущности является преобразователь по [4]

Преобразователь содержит два регистра 1 и 3, два комбинационных сумматора 2 и 4, компаратор 5, блок логики 6, шину входного кода 6, шину кода режима 8, шину тактирующих импульсов 9, шину 10 выхода преобразователя. Структурно данный преобразователь содержит два накапливающих сумматора, состоящих из комбинационного сумматора и регистра, и два блока (компаратор и блок логики), обеспечивающих взаимодействие между двумя накапливающими сумматорами. На выходе этого преобразователя вырабатывается сигнал, частота которого прямо пропорциональна входному коду. При этом отсутствует методическая погрешность дискретности. Однако данный преобразователь является сложным.

Указанный недостаток устранен в предлагаемом устройстве.

Целью изобретения является упрощение устройства.

Поставленная цель достигается тем, что в преобразователь код-частота, содержащий регистр и комбинационный сумматор, первый вход которого подключен к шине входного кода, а выход комбинационного сумматора соединен с входом данных регистра, тактирующий вход которого соединен с тактирующим входом устройства, введены блок коррекции и элемент И, первый вход которого подключен к выходу переполнения комбинационного сумматора и стробирующему входу блока коррекции, а второй вход элемента И соединен с тактирующим входом регистра, выход которого подключен к первому входу блока коррекции, а второй вход блока коррекции подключен к шине кода коррекции, при этом выход блока коррекции соединен со вторым входом комбинационного сумматора, а выход элемента И является выходом устройства.

В известной заявителю информации не обнаружены технические решения с признаками, сходными с отличающими от прототипа признаками заявляемого решения, обуславливающими получение новых свойств. Из этого следует, что предлагаемый преобразователь код-частота можно считать новым, обладающим существенными отличиями.

На фиг. 1 представлена функциональная схема преобразователя код-частота.

Преобразователь содержит блок коррекции 1, комбинационный сумматор 2, регистр 3, элемент И 4, шину кода коррекции 5, шину входного кода 6, шину тактирующих импульсов 7, шину выхода преобразователя 8. Входной код N_вх через шину 6 поступает на первый вход комбинационного сумматора 2, второй вход которого соединен с выходом блока коррекции 1. Первый вход блока коррекции 1 соединен с выходом регистра 3, а на второй вход блока коррекции 1 через шину 5 подан код коррекции К. Выход переполнения комбинационного сумматора 2 подключен к стробирующему входу блока коррекции 1 и первому входу элемента И 4. На тактирующий вход регистра 3 и второй вход элемента И 4 через шину 7 действует импульсный сигнал с частотой F₀. Выход комбинационного сумматора 2 подключен ко входу данных регистра 3. Шина выхода преобразователя 8 соединена с выходом элемента И 4.

Блок коррекции 1 выполняет следующие функции:

при отсутствии сигнала на стробирующем входе блока коррекции выход блока коррекции подключен к первому входу блока коррекции, второй вход блока коррекции блокируется;

когда с выхода переполнения комбинационного сумматора 2 поступает сигнал на стробирующий вход блока коррекции, содержимое выхода блока коррекции 1 представляет собой сумму кодов первого и второго входа блока коррекции, т.е. сумму кода коррекции и текущего кода с выхода регистра 3.

Определим следующие условные обозначения:

N_вх входной код на шине 6;

N_t-1 код на выходе регистра 3, соответствующий предыдущему состоянию преобразователя;

N_t код на выходе комбинационного сумматора 2, соответствующий очередному состоянию преобразователя;

К код коррекции на шине 5;

L код на выходе блока коррекции;

L₁ код на первом входе блока коррекции;

L₂ код на втором входе блока коррекции;

n разрядность регистра 3;

m разрядность комбинационного сумматора 2.

Состояние преобразователя определяется значением кода на выходе комбинационного сумматора 2.

Предлагаемый преобразователь работает следующим образом. Рассмотрим процесс формирования выходного сигнала, когда стробирующий сигнал блока коррекции отсутствует и блок коррекции работает как мультиплексор, т.е. сигнал с первого входа транслируется на выход блока коррекции. В этом случае с приходом очередного тактирующего импульса с шины 7 на тактирующий вход регистра 3 и второй вход элемента И 4 происходит перезапись содержимого регистра 3 и на выходе регистра образуется код:

N_t=N_вх+L (1)

Режим работы блока коррекции 1 при отсутствии стробирующего сигнала определяется выражением:

L=N_t-1 (2)

Тогда выражение (1) будет равно:

N_t=N_вх+N_t-1

Выражение (3) является рекурентным и отображает процесс работы накапливающего сумматора. В данном преобразователе функцию накапливающего сумматора выполняют комбинационный сумматор 2 и регистр 3. Очевидно, что с приходом очередных тактирующих импульсов с шины 7 значение N_t в выражении (3) линейно возрастает. Этот процесс происходит до момента переполнения разрядной сетки комбинационного сумматора 2. Появление сигнала переполнения комбинационного сумматора 2 инициирует формирование выходного сигнала на шине выхода преобразователя 8. Если сигнал переполнения не поступает на стробирующий вход блока коррекции, т.е. принудительно установлен режим работы блока коррекции в соответствии с выражением (2), то выходная частота преобразователя будет равна:

F_вых=N_вх(F₀/2^m), (4)

где F_вых выходная частота преобразователя;

N_вх входной управляющий код;

F₀ частота тактирующих импульсов;

m разрядность комбинационного сумматора.

F₀/2^m частота шаг преобразователя код-частота.

Для вышеописанного процесса формирования сигнала функциональная схема устройства вырождается в схему, приведенную на фиг. 2.

Следует отметить, что степенная функция 2 в выражении (4) вносит существенное ограничение в выборе частотного шага преобразователя и не дает возможности сделать десятичную сетку частот. Чтобы избежать этого ограничения, в момент переполнения комбинационного сумматора на стробирующий вход блока коррекции поступает сигнал переполнения и режим блока коррекции изменяется на следующий

L=K+N_t (5)

Режим работы преобразователя, соответствующий выражению (5), сохраняется до следующего такта. С наступлением следующего такта содержимое накапливающего сумматора увеличится на величину (K+N_вх). Параметр N_вх через шину входного кода 6 поступает на первый вход комбинационного сумматора. Параметр K через шину кода коррекции 5 поступает на второй вход блока коррекции 1. Таким образом, при появлении сигнала переполнения комбинационного сумматора происходит коррекция содержимого накапливающего сумматора. В этом случае работа преобразователя будет описываться следующими выражениями:

N_t=N_t-1+N_вх (6)

когда отсутствует сигнал переполнения, и

N_t=N_t-1+N_вх+K (7)

в случае присутствия сигнала переполнения.

Частота выходного сигнала преобразователя при выполнении выражений (6) и (7) будет равна:

F_вых=N_вх(F₀/(2^m-K)), (8)

где

F₀/(2^m-K) частотный шаг преобразователя.

Выражение (8) показывает, что в этом случае значение частотного шага можно задать произвольным и, в частности, десятичным.

Таким образом, на выходе преобразователя имеем сигнал с частотой, прямо пропорциональной величине входного кода.

Анализ работы предлагаемого преобразователя показывает, что в общем случае период появления выходных импульсов является неравномерным, но эта неравномерность циклически повторяется, т.е. получается периодическая последовательность пачек импульсов. Распределение импульсов в пачке зависит от величин N_вх, K и разрядности m комбинационного сумматора. В частных случаях последовательность импульсов может быть равномерной. Период повторения пачек импульсов будет равен:

T_п=M/F₀НОД(M,N_вх), (9)

где M=(2^m-K),

НОД(M,N_вх) наибольший общий делитель чисел M и N_вх.

Процесс формирования выходного сигнала в соответствии с выражением (8) сохраняется с изменением функциональных связей в устройстве. Первый вариант с изменением функциональных связей приведен на фиг.3. Отличительной чертой данного варианта является включение блока коррекции 1 между шиной входного кода 6 и первым входом комбинационного сумматора 2. Второй вариант изменений функциональных связей представлен на фиг.4. Особенностью данного варианта является включение блока коррекции 1 между выходом комбинационного сумматора 2 и входом данных регистра 3.

Наличие в составе преобразователя код-частота блока коррекции позволяет упростить устройство, сохранив все достоинства базового устройства: отсутствие методической погрешности дискретности, функциональная гибкость, связанная с управлением преобразователя.

Благодаря новой структуре устройства достигается значительное упрощение преобразователя код-частота. Сравнение функциональной схемы предлагаемого устройства с функциональной схемой преобразователя [4] показывает, что выигрыш по аппаратным затратам получает более чем в два раза.