интегральный логический элемент

Формула изобретения

Интегральный логический элемент, содержащий полупроводниковую подложку первого типа проводимости с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости, полупроводниковую область второго типа проводимости, расположенную над слоем разделительного диэлектрика и содержащую сток-истоковые области транзисторов первого типа проводимости, слои тонкого диэлектрика, металлическую шину питания, соединенную с истоковыми областями транзисторов первого типа проводимости, металлическую шину нулевого потенциала, расположенную над истоковой областью транзистора второго типа проводимости и соединенную с ней, а также с полупроводниковой подложкой первого типа проводимости, отличающийся тем, что в него введены поликремниевые затворы транзисторов первого и второго типов проводимости, расположенные параллельно шинам питания и нулевого потенциала и выполненные в виде буквы Г, две входные зоны, содержащие участки поликремниевых затворов и сток-истоковых областей транзисторов первого и второго типов проводимости, участки металлических шин питания и нулевого потенциала, две входные металлические шины, расположенные над областями элемента перпендикулярно шинам питания и нулевого потенциала и соединенные с поликремниевыми затворами транзисторов первого и второго типов проводимости, выходная зона, содержащая участки поликремниевых затворов и сток-истоковых областей транзисторов первого и второго типов проводимости, участки металлических шин питания и нулевого потенциала, выходную металлическую шину, расположенную над областями элемента перпендикулярно шинам питания и нулевого потенциала и соединенную со стоковыми областями транзисторов первого типа проводимости и стоковой областью транзистора второго типа проводимости, зона транзита, содержащая транзитную металлическую шину, причем входные, выходная и транзитная зоны имеют одинаковые размеры.

Описание изобретения к патенту

Изобретение относится к области вычислительной техники и интегральной электроники, а более конкретно к интегральным логическим элементам БИС.

Известен интегральный логический элемент на nМДП-транзисторах (см. Эйрис Р. Проектирование СБИС. Метод кремниевой компиляции: Пер. с англ. М. Гл. ред. физ. -мат. лит. 1988, с. 40, рис. 1.14), содержащий полупроводниковую подложку первого типа проводимости с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости, слой разделительного диэлектрика, слои тонкого диэлектрика, металлическую шину питания, расположенную над стоковой областью нагрузочного транзистора и соединенную с ней, металлическую шину нулевого потенциала, полупроводниковый слой встроенного канала нагрузочного транзистора второго типа проводимости, поликремниевый затвор нагрузочного транзистора, входные поликремниевые прямоугольные шины, являющиеся затворами ключевых транзисторов и выходную металлическую шину.

Недостатками являются нерациональное использование площади кристалла, обусловленное наличием пассивных областей в зоне аппроксимирующего прямоугольника элемента и прямоугольной формой входных поликремниевых шин, низкие быстродействие и нагрузочная способность для определенной площади аппроксимирующего прямоугольника элемента, обусловленные малым отношением ширины к длине каналов ключевых транзисторов и конфигурацией канала нагрузочного транзистора, сложность автоматизированного проектирования и большая занимаемая площадь узлов на основе данного логического элемента.

Функциональным аналогом заявляемого объекта является интегральный логический элемент на КМОП-транзисторах (см. Bern Hoefflinger, Sie I. Liu, and Branislav Vajdic, A Three-Dimentional CMOS Design Metodology, IEEE Transactions of Electron Devices, Vol. ED-31, Num. 2, 1984, Fig. 2), содержащий полупроводниковую подложку первого типа проводимости с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости, полупроводниковую область второго типа проводимости, расположенную над слоем разделительного диэлектрика и содержащую сток-истоковую области транзисторов первого типа проводимости, слои тонкого диэлектрика, металлическую шину питания, соединенную с истоковыми областями транзисторов первого типа проводимости, металлическую шину нулевого потенциала, расположенную над истоковой областью транзистора второго типа проводимости и соединенную с ней, а также с полупроводниковой подложкой первого типа проводимости, две входные поликремниевые шины прямоугольной формы, являющиеся затворами транзисторов второго типа проводимости и расположенных над ними транзисторов первого типа проводимости, выходную металлическую шину, расположенную над областями элемента и соединенную со стоковыми областями транзисторов первого типа проводимости и стоковой областью транзистора второго типа проводимости.

Недостатками является нерациональное использование площади кристалла, обусловленное прямоугольной формой входных поликремниевых шин и сложность автоматизированного проектирования узлов на основе данного элемента, обусловленное фиксированным расположением входных и выходных шин, а также отсутствием транзитной (транзитных) шин.

Из известных наиболее близким по технической сущности к заявляемому объекту является интегральный логический элемент на КМОП-транзисторах (см. Коноплев Б.Г. Фомичев А.В. Бендерли В.Д. Интегральный логический элемент. Патент РФ N 2019893), содержащий полупроводниковую подложку первого типа проводимости с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости, полупроводниковую область второго типа проводимости с расположенными в ней сток-истоковыми областями транзисторов первого типа проводимости, слои разделительного диэлектрика, слои тонкого диэлектрика, зону питания, содержащую металлическую шину питания, соединенную с полупроводниковой областью второго типа проводимости, зону нулевого потенциала, содержащую металлическую шину нулевого потенциала, соединенную с полупроводниковой подложкой первого типа проводимости, две входные зоны, каждая из которых содержит транзистор первого типа проводимости, расположенный в полупроводниковой области второго типа проводимости, и транзистор второго типа проводимости, расположенный в подложке первого типа проводимости, входную поликремниевую шину прямоугольной формы, являющуюся затвором транзистора первого типа проводимости, расположенного в полупроводниковой области второго типа проводимости, и затвором транзистора второго типа проводимости, расположенного в подложке первого типа проводимости, выходную зону, содержащую выходную поликремниевую шину, соединенную со стоками первого и второго транзисторов второго типа проводимости и стоком первого транзистора первого типа проводимости, исток которого соединен со стоком второго транзистора первого типа проводимости, исток второго транзистора первого типа проводимости соединен с шиной нулевого потенциала, а истоки транзисторов второго типа проводимости соединены с шиной питания, зону транзита, содержащую транзитную поликремниевую шину, соединенную с поликремниевой выходной шиной, металлическую П-образную выходную шину, перпендикулярную поликремниевым шинам, причем расположенные между шинами питания и нулевого потенциала входные, выходная и транзитная зоны имеют одинаковые размеры.

Недостатками логического элемента прототипа являются нерациональное использование площади кристалла, обусловленное наличием зон питания и нулевого потенциала, пониженное быстродействие, обусловленное задержками и поликремниевых входных, выходных и транзитных шинах.

Задачей изобретения является дальнейшее сокращение занимаемой площади, повышение быстродействия и помехоустойчивости элемента, а также повышение степени автоматизации проектирования устройств на его основе.

Для достижения необходимого технического результата в нитегральный логический элемент, содержащий полупроводниковую подложку первого типа проводимости с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости, полупроводниковую область второго типа проводимости, расположенную над слоем разделительного диэлектрика и содержащую сток-истоковые области транзисторов первого типа проводимости, слои тонкого диэлектрика, металлическую шину питания, соединенную с истоковыми областями транзисторов первого типа проводимости, металлическую шину нулевого потенциала, расположенную над истоковой областью транзистора второго типа проводимости и соединенную с ней, а также с полупроводниковой подложкой первого типа проводимости, введены поликремниевые затворы транзисторов первого и второго типов проводимости, расположенные параллельно шинам питания и нулевого потенциала и выполненные в виде буквы Г, две входные зоны, содержащие участки поликремниевых затворов и сток-истоковых областей транзисторов первого и второго типов проводимости, участки металлических шин питания и нулевого потенциала, две входные металлические шины, расположенные над областями элемента перпендикулярно шинам питания и нулевого потенциала и соединенные с поликремниевыми затворами транзисторов первого и второго типов проводимости, выходная зона, содержащая участки поликремниевых затворов и сток-истоковых областей транзисторов первого и второго типов проводимости, участки металлических шин питания и нулевого потенциала, выходную металлическую шину, расположенную над областями элемента перпендикулярно шинам питания и нулевого потенциала и соединенную со стоковыми областями транзисторов первого типа проводимости и стоковой областью транзистора второго типа проводимости, зона транзита, содержащая транзитную металлическую шину, причем, входные, выходная и транзитная зоны имеют одинаковые размеры.

Для проведения сравнительного анализа заявляемого устройства, прототипа и аналога их признаки сведены в таблицу.

Сравнительная предлагаемое устройство с прототипом видим, что оно содержит новые признаки, то есть соответствует критерию новизны. Проводя сравнению с аналогами, приходим к выводу, что предлагаемое устройство соответствует критерию "существенные отличия", так как в аналогах не обнаружены предъевляемые новые признаки. За счет введения в конструкцию электрически и топологически совместимых зон, содержащих металлические входные, выходную и транзитную шины и отсутствия зон питания и нулевого потенциала получен положительный эффект, заключающийся в сокращении занимаемой площади, повышении быстродействия и помехоустойчивости устройств на основе предлагаемого элемента, а также в снижении затрат на проектирование микросхем в целом.

На фиг.1 и 2 приведены топология и структура предлагаемого интегрального логического элемента. Он содержит полупроводниковую подложку первого типа проводимости 1 с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости 2 4, полупроводниковую область второго типа проводимости 5, расположенную над слоем разделительного диэлектрика 6 и содержащую сток-истоковые области транзисторов первого типа проводимости 7, 8, слои тонкого диэлектрика 9, металлическую шину питания 10, соединенную с истоковыми областями транзисторов первого типа проводимости 8, металлическую шину нулевого потенциала 11, расположенную над истоковой областью транзистора второго типа проводимости 4 и соединенную с ней, а также с полупроводниковой подложкой первого типа проводимости 1, поликремниевые затворы транзисторов первого и второго типов проводимости 12 15, расположенные параллельно шинам питания 10 и нулевого потенциала 11 и выполненные в виде буквы Г, две входные зоны "1", содержащие участки поликремниевых затворов 12 -15 и сток-истоковых областей транзисторов первого 7, 8 и второго типов проводимости 2 4, участки металлических шин питания 10 и нулевого потенциала 11, две входные металлические шины 16 и 17, расположенные над областями элемента перпендикулярно шинам питания 10 и нулевого потенциала 11 и соединенные с поликремниевыми затворами транзисторов первого и второго типов проводимости 12 15, выходную зону "0", содержащую участки поликремниевых затворов 12 15 и сток-истоковых областей транзисторов первого 7, 8 и второго типов проводимости 2 4, участки металлических шин питания 10 и нулевого потенциала 11, выходную металлическую шину 18, расположенную над областями элемента перпендикулярно шинам питания 10 и нулевого потенциала 11 и соединенную со стоковыми областями транзисторов первого типа проводимости 7 и стоковой областью транзистора второго типа проводимости 2, зону транзита "Т", содержащую транзитную шину 19. Для удобства рассмотрения интегрального логического элемента штриховыми линиями обозначены условные границы зон.

Работает устройство следующим образом. При подаче напряжения питания на шину 10 и действующих высоких уровнях напряжения логической единицы на входных шинах 16 и 17, соединенных с расположенными над слоями тонкого диэлектрика 9 поликремниевыми затворами транзисторов первого и второго типов проводимости 12 15, транзисторы второго типа проводимости, образованные сток-истоковыми областями 2 4, расположенными в полупроводниковой подложке первого типа проводимости 1, причем истоковая область 4 соединена с шиной нулевого потенциала 11, открыты, а транзисторы первого типа проводимости, образованные сток-истоковыми областями 7 и 8, находящимися в полупроводниковой области второго типа проводимости 5, которая расположена над слоем разделительного диэлектрика 6, закрыты, поэтому на выходе схем шина 18 действует низкий уровень напряжение логического нуля.

При подаче низкого уровня напряжения логического нуля на одну или обе входные шины 16 и 17 один или оба транзистора второго типа проводимости, соединенные последовательно, закроются, а один или оба транзистора первого типа проводимости, соединенные параллельно, откроются, что приведет к установлению на выходе схемы шина 18 высокого уровня напряжения логической единица. Металлическая шина транзита 19 служит для обеспечения связей между элементами, расположенными через один или несколько элементов друг от друга.

Таким образом, предлагаемое устройство представляет собой двухвходовой интегральный логический элемент И-НЕ на КМОП-транзисторах.

Возможность введения в состав элемента произвольного количества транзитных шин позволяет исключить обходные пути при обеспечении связей между элементами, расположенными через один или несколько элементов друг от друга.

Полностью топологически и электрически совместимые между собой входные, выходная и транзитная зоны (примитивы) дают возможность из произвольной перестановки (подстройки цоколевки выводов) в зависимости от предъявляемых требований.

Взаимно-перпендикулярное расположение сигнальных шин и шин питания и нулевого потенциала позволяет уменьшить площадь, занимаемую блоками БИС на основе предлагаемого элемента, на 20 35% по сравнению с прототипом. Использование металлических сигнальных шин и сокращение суммарной длины линий связи обеспечивает повышение быстродействия схемы на 15 25% Предлагаемая регулярная конструкция элемента, собираемая из набора функциональных зон (примитивов), легко адаптируется к САПР БИС, обуславливая снижение затрат на проектирование микросхем в целом.