интегральная схема с двумя типами моп-транзисторов

Формула изобретения

1. Интегральная схема с двумя типами МОП-транзисторов, содержащая полупроводниковую подложку, частично покрытую маскирующим слоем, в непокрытой части которой сформированы два типа МОП-транзисторов, два слоя проводников, изолированных слоем диэлектрика, и межсоединения, отличающаяся тем, что маскирующий слой представляет собой локальные области, отделенные определенной ширины зазорами, протяженными вдоль двух взаимно перпендикулярных направлений, а вышеуказанные элементы и слои сформированы в зазорах между указанными областями, причем толщина маскирующего слоя превышает ширину проводников.

2. Cхема по п.1, отличающаяся тем, что ширина всех зазоров одинакова, МОП-транзисторы первого типа сформированы в тройниковом зазоре определенной ориентации, а МОП-транзисторы второго типа в зеркально симметричном зазоре.

3. Cхема по п.1, отличающаяся тем, что МОП-транзисторы сформированы в зазорах, представляющих собой прямоугольники с шириной, в три раза превышающей ширину проводника, и типы транзисторов определяются ориентацией прямоугольника.

Описание изобретения к патенту

Изобретение относится к полупроводниковой микроэлектронике и наноэлектронике и может быть использовано при создании интегральных схем с элементами субмикронных и нанометровых размеров, а также в тех случаях, когда целесообразно минимизировать количество литографических операций.

Известны конструкции МОП-транзисторов, при изготовлении которых используется небольшое количество две три литографические операции [1] Однако они плохо пригодны для построения интегральных схем, в которых необходимо использовать МОП транзисторы двух типов и сложную систему соединяющих их проводников.

Известны интегральные схемы с двумя типами МОП транзисторов [2] Они содержат полупроводниковую подложку, частично покрытую маскирующим изолирующим слоем, в непокрытой части которой сформированы два типа транзисторов, содержат два слоя проводников, изолированных слоев диэлектрика, и необходимые соединения между этими слоями межсоединения. Существенным недостатком таких интегральных схем является конструктивно топологическая сложность, характеризуемая количеством литографических операций при их изготовлении. Дело в том, что процессы литографии сопровождаются передачей массива информации о формируемом рисунке, чем значительно отличаются от остальных технологических процессов. Это существенно усложняет технологический процесс изготовления интегральных схем и препятствует его автоматизации. В случае прототипа при формировании рисунка изолирующего слоя-маски, затворов МОП-транзисторов, проводников и межсоединений необходимы литографические операции. В современных интегральных схемах общее количество литографии составляет от 10 до 20 и более. С переходом к интегральным схемам с элементами нанометровых размеров из-за сложности операции литографии и, в первую очередь, из-за необходимости многократных совмещений рисунков, применение подобных конструкций становится практически неприемлимым.

Для минимизации количества операции литографии предлагается в известной конструкции схем, содержащей полупроводниковую подложку, частично покрытую маскирующим слоем, в непокрытой части которой сформированы два типа МОП-транзисторов, содержащей два слоя проводников, изолированных слоем диэлектрика, и межсоединения, выполнить маскирующий слой в виде локальных областей, отделенных определенной ширины зазорами, протяженными вдоль двух взаимно перпендикулярных направлений, а выше указанные элементы и слои сформировать в зазорах между указанными областями, причем маскирующий слой сформировать с толщиной, превышающей ширину проводников.

Для задания рисунка локальных изолирующих областей потребуется естественно выполнение операции литографии, но формирование пассивных элементов интегральной схемы (двух слоев проводников, межсоединений) можно будет проводить без использования операции литографии. Это обеспечивается тем, что маскирующие области сохраняются свободными от проводников (чем предлагаемая конструкция принципиально отливается от прототипа), а толстая маска позволяет известными способами, используя лучевые технологические методы (включая нанесение, удаление и модификацию слоев ), формировать два взаимно перпендикулярных слоя проводников.

В дополнение к этому предлагается для интегральных схем на транзисторах с одинаковой шириной канала выполнить все зазоры одинаковой ширины, МОП-транзисторы первого типа сформировать в тройниковом зазоре определенной ориентации, а МОП-транзисторы второго типа в зеркально симметричном зазоре. Для интегральных схем на транзисторах с различной канала предлагается сформировать МОП-транзисторы в зазорах, представляющих собой прямоугольники с шириной, в три раза превращающей ширину проводника, и типы транзисторов задать ориентацией прямоугольника. Наличие в толстой маске зазоров сложной формы и различной ориентации позволяет формировать вышеперечисленными лучевыми методами без использования дополнительных литографий два типа МОП - транзисторов.

Таким образом, в интегральной схеме с двумя типами МОП-транзисторов введение толстого маскирующего слоя, представляющего собой локальные области, отделенные определенной ширины зазорами, протяженными вдоль двух взаимно перпендикулярных направлений, и выполнение МОП транзисторов и межсоединений и слоев проводников в зазорах между указанными областями обеспечивают достижение нового технического результата возможность создания интегральных схем с использованием всего одной операции литографии. Это расширяет возможности перехода к интегральным схемам с нанометровыми размерами и впервые позволяет реализовать технологию их изготовления без использования такой сложной процедуры, как совмещение слоев в процессе литографии.

На фиг. 1,а изображена электрическая схема п-МОП инвертора; на фиг. 1,б

его однослойная топология с указанием размещения элементов; на фиг. 1,в - разрез структуры МОП-транзистора и межсоединения (разрез по линии А-Б); на фиг. 2,а изображена электрическая схема КМОП инвертора; на фиг. 2,б его однослойная топология на транзисторах с различной шириной канала.

Инвертор содержит активный транзистор 1 и нагрузочный транзистор 2, проводники и межсоединения 3. Интегральная схема выполнена на полупроводниковой подложке 4 с размещенными на ней локальными изолирующими областями 5, толщиной, например, 1,5 мкм, раздельными зазорами определенной ширины (например 1,0 мкм), протяженными в двух взаимно перпендикулярных направлениях, горизонтальном 6 и вертикальном 7, образующими односвязную область. Зазор покрыт слоем полевого диэлектрика 8 за исключением вертикальных тройников 1 и 2 (фиг. 1, б), где подзатворный диэлектрик 9 окаймлен по вертикали окнами к стоку/истоку 10. По горизонтальным зазорам сверху лежит первый проводящий слой 11, например из тугоплавкого металла W, Mo, Ti, который для транзисторов одновременно служит и затвором 12. Слой 11 покрыт межслойным диэлектриком 13 за исключением угловых зазоров и вертикальных тройниковых зазоров 3. Сверху по вертикальным зазорам лежит второй слой металла 14, например Al. Транзисторы двух типов отличаются топологически ориентацией вертикальных тройников 1 и 2 и в данном конструктиве имеют одинаковую ширину канала, определяемую шириной проводников. Их различная ориентация позволяет независимо изменять концентрацию примеси в канале, например путем наклонного легирования через маску 5.

В варианте интегральных схем на транзисторах с разной шириной каналов (фиг. 2) последовательность слоев в зазорах аналогична вышерассмотренной. Транзисторы разного типа проводимости 1 и 2 топологически отличаются ориентацией прямоугольных зазоров, что позволяет осуществлять их формирование независимо с помощью известных лучевых методов.

Источники информации

1. Зи.С. Физика полупроводниковых приборов. Кн. 2 -М. Мир, 1984, с. 70 - 78, рис. 53, 54, 58, 59.

2. Технология СБИС. /Под ред. С. Зи. КН. 2. -М. Мир, 1986, с. 207 212, рис. 11, 12.