устройство для контроля цифровых электронных схем

Классы МПК:G06F11/00 Обнаружение ошибок, исправление ошибок; контроль
G01R31/28 испытание электронных схем, например с помощью прибора для каскадной проверки прохождения сигнала
Автор(ы):, ,
Патентообладатель(и):Военная академия противовоздушной обороны сухопутных войск Российской Федерации
Приоритеты:
подача заявки:
1997-10-16
публикация патента:

Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано для контроля и поиска неисправностей в цифровых электронных устройствах. Техническим результатом является упрощение устройства за счет исключения двойного преобразования полезной информации. Технический результат достигается за счет того, что устройство содержит задающий регистр, блок коммутации, блок регистрации, блок ввода программы, эталонный регистр, блок сравнения, блок управления, пульт управления, n блоков сравнения токов, n излучателей электронов, 2n приемников электронов, n проводников, блок задания напряжения (U1+U0)/2, где U1 -напряжение логической единицы, U0 - напряжение логического нуля, n - количество контрольных точек. 1 ил.
Рисунок 1

Формула изобретения

Устройство для контроля цифровых электронных схем, содержащее задающий регистр, выход которого соединен с входом блока коммутации, а вход - с первым выходом блока управления, второй выход которого подключен к входу блока регистрации, третий выход - к входу блока ввода программы, а первый вход - к первому выходу эталонного регистра, соединенного вторым выходом с первым входом блока сравнения, выход которого подключен к второму входу блока управления, четвертый вход которого соединен с выходом блока ввода программы, при этом выход пульта управления соединен с блоком управления, а вход контролируемого объекта - с блоком коммутации, отличающееся тем, что введены n излучателей электронов, 2n приемников электронов, соединенных с n блоками сравнения токов, выходы которых соединены с входами блока сравнения, и блок задания напряжения (U1 + U0)/2, вход которого подключен к блоку управления, а выход - к n проводникам, где U1 - напряжение логической единицы, U0 - напряжение логического нуля, n - количество контрольных точек.

Описание изобретения к патенту

Изобретение относится к автоматике и контрольно-измерительной технике и может быть использовано для контроля и поиска неисправностей в цифровых электронных устройствах.

Известны устройства для контроля цифровых электронных схем, состоящие из блока управления, блока ввода данных, пульта управления, блока регистрации и отображения, оперативной памяти на регистрах. Эти устройства предполагают наличие сложных диагностических программ, разработка которых требует значительных затрат, что является их существенным недостатком [1].

Наиболее близким техническим решением к предлагаемому изобретению является устройство для контроля логических блоков, содержащее блок управления, выход которого соединен с задающим регистром, последовательно соединенным с блоком коммутации, детектор на жидких кристаллах, ввод которого соединен с выходом блока задания нулевого уровня контролируемого сигнала, вход которого соединен с выходом блока управления, последовательно соединенные телевизионную камеру, вход которой соединен с блоком управления, а выход с блоком анализа, приемный регистр, вход которого соединен с блоком анализа, блок сравнения, выход которого соединен блоком управления, а вход с эталонным регистром, выход которого соединен с блоком управления, пульт управления своим выходом и блок регистрации своим входом соответственно соединенные с блоком управления, имеющим двустороннюю связь с блоком анализа и блоком ввода программы [2].

Недостатком известного устройства является его сложность, определяемая использованием преобразования электрических сигналов в видимое изображение и обратно.

Целью изобретения является упрощение устройства за счет исключения двойного преобразования полезной информации.

Указанная цель достигается за счет того, что в известном устройстве [2] исключается наиболее сложная и дорогостоящая часть: телевизионная камера с блоком анализа, а также детектор на жидких кристаллах с блоком задания нулевого уровня контролируемого сигнала и вводится блок задания напряжения (U1+U0)/2, где U1 - напряжение логической единицы, U0 - напряжение логического нуля, соединенный с n проводниками, создающими электрическое поле, пропорциональное напряжению (U1+U0)/2, n излучателей электронов, 2n приемников электронов, соединенных с n блоками сравнения токов, выходы которых соединены с входами блока сравнения, четвертый выход блока управления соединен со входом блока задания напряжения (U1+U0)/2.

В известном техническом решении [2] информация о логическом состоянии на выводе логического элемента преобразуется в информацию в виде видимого изображения, а затем информация в виде видимого изображения преобразуется в электрический вид, то в предлагаемом устройстве исключается преобразование информации в видимое изображение, что ведет к существенному упрощению устройства.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит эталонный регистр 1, блок сравнения 2, блок регистрации 3, пульт управления 4, n проводников 5, блок 6 задания напряжения (U1+U0)/2, блок ввода программы 7, контролируемый объект 8, блок управления 9, блок коммутации 10, задающий регистр 11, n блоков сравнения токов 12, n приемников электронов 13, n приемников электронов 14, n излучателей электронов 15.

Устройство работает следующим образом.

С пульта управления 4 блока управления 9 запрашивается необходимая программа проверки из блока ввода программы 7. В результате в задающий регистр 11 заносится первое контрольное слово, которое через блок коммутации 10 поступает на входы контролируемого объекта 8.

С блока 6 задания напряжения (U1+U0)/2 подается напряжение (U1+U0)/2 на проводники 5, вокруг которых образуется электрическое поле.

Проводники 5, приемники электронов 13, приемники электронов 14, излучатели электронов 15 расположены в непосредственной близости от выводов логических элементов.

Электроны, эмиссированные излучателями электронов 15, подвергаются воздействию электрических полей, вызванных потенциалами на выводе логического элемента с одной стороны и потенциалов (U1+U0)/2 блока 6 задания напряжений (U1+U0)/2 с другой.

При этом из-за искривления траектории полета электронов, если потенциал на выводе логического элемента больше, чем (U1+U0)/2, что соответствует на выходе логического элемента логической единицы, то ток приемника электронов 13, расположенного ближе к выводу логического элемента, будет больше, чем ток приемника электронов 14, расположенного дальше от вывода логического элемента, а если потенциал на выводе логического элемента меньше, чем (U1+U0)/2, что соответствует на выходе логического элемента логического нуля, то ток приемника электронов 13, расположенного ближе к выводу логического элемента, будет меньше, чем ток приемника электронов 14, расположенного дальше от вывода логического элемента.

Токи приемников электронов 13 и приемников электронов 14 подаются на блоки сравнения токов 12.

В блоке сравнения токов 12 вырабатывается логическая единица, если ток приемника электронов 13 будет больше, чем ток приемника электронов 14 и логический ноль, если ток приемника электронов 13 будет меньше, чем ток приемника электронов 14.

Число n проводников 5, излучателей электронов 15, блоков сравнения токов 12, приемников электронов 13, приемников электронов 14 определяется количеством n контролируемых выводов логических элементов контролируемого объекта 8.

Снимаемая с блоков сравнения токов 12 информация поступает в блок сравнения 2, где сравнивается с эталонным словом, записанным в эталонном регистре 1. Результат сравнения через блок управления 9 поступает в блок регистрации 3.

После окончания проверки состояний логических элементов, соответствующих первому контрольному слову, в эталонный регистр 1 записывается следующее контрольное слово, и вновь сравниваются состояния логических элементов на контролируемом объекте 8 с эталонным.

Устройство позволяет также определить численное значение потенциала на выходах логических элементов. При этом с блока 6 задания напряжения (U1+U0)/2, на проводники 5 подается линейно изменяющееся напряжение и фиксируется тот его уровень, при котором выход блока сравнения токов 12 изменит свое логическое состояние.

Преимуществом устройства перед известными является его относительная простота с сохранением функциональных возможностей известных устройств по контролю, диагностированию и наладке цифровых электронных устройств.

Класс G06F11/00 Обнаружение ошибок, исправление ошибок; контроль

пассажирский самолет с системой управления общесамолетным оборудованием и самолетными системами -  патент 2529248 (27.09.2014)
резервированная многоканальная вычислительная система -  патент 2527191 (27.08.2014)
способ восстановления данных в системе управления базами данных -  патент 2526753 (27.08.2014)
система функционального тестирования карт полупроводниковой памяти -  патент 2524858 (10.08.2014)
устройство обнаружения и коррекции ошибок в параллельной магистрали -  патент 2524854 (10.08.2014)
устройство ввода-вывода -  патент 2524852 (10.08.2014)
способ устранения конфликта доступа к центру и реализующая способ система -  патент 2523935 (27.07.2014)
устройство для приема двоичной информации по двум параллельным каналам связи -  патент 2523210 (20.07.2014)
измерительное средство для функций адаптера -  патент 2523194 (20.07.2014)
система и способ автоматической обработки системных ошибок программного обеспечения -  патент 2521265 (27.06.2014)

Класс G01R31/28 испытание электронных схем, например с помощью прибора для каскадной проверки прохождения сигнала

способ испытания на коррозионную стойкость интегральных схем -  патент 2527669 (10.09.2014)
способ и устройство для измерения переходных тепловых характеристик светоизлучающих диодов -  патент 2523731 (20.07.2014)
способ определения теплового импеданса сверхбольших интегральных схем - микропроцессоров и микроконтроллеров -  патент 2521789 (10.07.2014)
способ контроля работоспособности многоточечной измерительной системы с входной коммутацией датчиков -  патент 2515738 (20.05.2014)
способ определения теплового импеданса цифровых кмоп интегральных микросхем -  патент 2504793 (20.01.2014)
способ испытаний полупроводниковых бис технологии кмоп/кнд на стойкость к эффектам единичных сбоев от воздействия тяжелых заряженных частиц космического пространства -  патент 2495446 (10.10.2013)
способ регулирования сопротивления твердотельных приборов и резистивная матрица памяти на основе полярнозависимого электромассопереноса в кремнии -  патент 2471264 (27.12.2012)
способ определения теплового импеданса кмоп цифровых интегральных микросхем -  патент 2463618 (10.10.2012)
устройство для измерения технических параметров аварийных радиомаяков/радиобуев -  патент 2453860 (20.06.2012)
способ разбраковки кмоп микросхем, изготовленных на кнд структурах, по радиационной стойкости -  патент 2444742 (10.03.2012)
Наверх