кодирующий времяимпульсный преобразователь

Классы МПК:H03M7/04 в двоичной системе счисления
G06F7/544 для нахождения значений функций путем вычислений
Автор(ы):,
Патентообладатель(и):Санкт-Петербургский государственный электротехнический университет
Приоритеты:
подача заявки:
1998-07-16
публикация патента:

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах. Техническим результатом является повышение быстродействия преобразователя. Преобразователь состоит из суммирующего счетчика импульсов, трех логических блоков, каждый из которых представляет собой ряд двухвходовых схем совпадения с объединенными схемой сборки выходами, трех элементов И и двух реверсивных счетчиков. 2 ил.
Рисунок 1, Рисунок 2

Формула изобретения

Кодирующий времяимпульсный преобразователь, в состав которого входят суммирующий счетчик импульсов, вход которого соединен с входом опорной частоты устройства, три логических блока, каждый из которых представляет собой ряд двухвходовых схем совпадения с объединенными схемой сборки выходами, три элемента И, два реверсивных счетчика, выход первого реверсивного счетчика, являющийся выходом устройства, соединен с кодовым входом первого логического блока, выход второго реверсивного счетчика соединен с кодовым входом третьего логического блока, кодовый вход второго логического блока подключен к входной шине устройства, частотные входы логических блоков подключены к соответствующим динамическим выходам суммирующего счетчика импульсов, выходы логических блоков подключены соответственно к первым входам первого, второго и третьего элементов И, вторые входы которых объединены с входом времяимпульсного сигнала устройства, отличающийся тем, что выходы элементов И соединены соответственно первого - с входом первого реверсивного счетчика, суммирующим с коэффициентом один, второго - с входом первого реверсивного счетчика, суммирующим с коэффициентом четыре, третьего - с входом второго реверсивного счетчика, вычитающим с коэффициентом два, а выходы логических блоков также соединены соответственно первого - с входом второго реверсивного счетчика, вычитающим с коэффициентом один, второго - с входом второго реверсивного счетчика, суммирующим с коэффициентом один, и третьего - с входом первого реверсивного счетчика, вычитающим с коэффициентом два.

Описание изобретения к патенту

Изобретение относится к автоматике и вычислительной технике и может найти применение при обработке сигналов, представленных в кодовой и широтно-импульсной формах при выдаче результатов вычислений в кодовой и частотно-импульсной формах.

Кодирующий времяимпульсный преобразователь позволяет выполнять кодирование широтно-импульсномодулированных (ШИМ) величин по множительно-косинусной зависимости

Nвых= Ncos(кодирующий времяимпульсный преобразователь, патент № 2141721кодирующий времяимпульсный преобразователь, патент № 2141721), (1)

где Nвых и N - выходной и входной цифровые коды; кодирующий времяимпульсный преобразователь, патент № 2141721 - относительная длительность прямоугольных импульсов длительностью кодирующий времяимпульсный преобразователь, патент № 2141721, повторяющихся с периодом Т, т.е. кодирующий времяимпульсный преобразователь, патент № 2141721 = кодирующий времяимпульсный преобразователь, патент № 2141721T.

Известно устройство [1], решающее аналогичную задачу: выполняется функциональное преобразование времяимпульсных сигналов с использованием цифровой элементной базы. Однако устройство характеризуется низкой помехоустойчивостью при обработке большого количества частотно- импульсных сигналов из-за отсутствия оператора усреднения. Кроме того, к недостаткам устройства относятся сложность, низкие технологичность и надежность работы. Для реализации устройства необходим стабильный генератор некратных образцовых частот на n выходов, где n выражает число участков кусочно-линейной аппроксимации, которая используется для вычисления функций.

Из числа аналогов наиболее близким по технической сущности является кодирующий времяимпульсный преобразователь [2] , который выбран в качестве прототипа.

Прототип обладает технологичностью и является более простым и помехоустойчивым устройством, чем устройство [1].

Прототип (фиг. 1) содержит суммирующий счетчик импульсов 1, вход которого соединен с входом опорной частоты устройства, три логических блока 2, 3, 4, каждый из которых представляет собой ряд двухвходовых схем совпадения с объединенными схемой сборки выходами, три элемента И 5, 6, 7, два реверсивных счетчика 8, 9, выход первого реверсивного счетчика 8, являющийся выходом устройства, соединен с кодовым входом первого логического блока 2, выход второго реверсивного счетчика 9 соединен с кодовым входом третьего логического блока 4, кодовый вход второго логического блока 3 подключен к входной шине устройства, частотные входы логических блоков 2, 3, 4 подключены к соответствующим динамическим выходам суммирующего счетчика импульсов 1, выходы логических блоков 2, 3, 4 подключены соответственно к первым входам первого 5, второго 6 и третьего 7 элементов И, вторые входы которых объединены с входом времяимпульсного сигнала устройства. Прототип содержит также элементы И 10 и 11, инвертор 12, элемент ИЛИ 13. Первые входы четвертого 10 и пятого 11 элементов И подключены соответственно к выходам первого 2 и третьего 4 логических блоков, а вторые входы объединены с выходом инвертора 12, вход которого объединен с входом времяимпульсного сигнала устройства. Выходы элементов И подключены соответственно первого 5 - к первому входу элемента ИЛИ 13, второго 6 - к входу первого реверсивного счетчика 8, вычитающему с коэффициентом четыре, третьего 7 - к входу второго реверсивного счетчика 9, вычитающему с коэффициентом один, четвертого 10 - к входу второго реверсивного счетчика 9, суммирующему с коэффициентом один, пятого 11 - к входу второго реверсивного счетчика 9, вычитающему с коэффициентом два, ко второму входу элемента ИЛИ 13 и к суммирующему с коэффициентом один входу первого реверсивного счетчика 8. Выход элемента ИЛИ 13 подключен к суммирующему с коэффициентом четыре входу первого реверсивного счетчика 8.

Технической задачей, на решение которой направлено заявляемое изобретение, является повышение быстродействия кодирующего времяимпульсного преобразователя.

Решение поставленной задачи состоит в том, что в кодирующем времяимпульсном преобразователе, в состав которого входят суммирующий счетчик импульсов, вход которого соединен с входом опорной частоты устройства, три логических блока, каждый из которых представляет собой ряд двухвходовых схем совпадения с объединенными схемой сборки выходами, три элемента И, два реверсивных счетчика, выход первого реверсивного счетчика, являющийся выходом устройства, соединен с кодовым входом первого логического блока, выход второго реверсивного счетчика соединен с кодовым входом третьего логического блока, кодовый вход второго логического блока подключен к входной шине устройства, частотные входы логических блоков подключены к соответствующим динамическим выходам суммирующего счетчика импульсов, выходы логических блоков подключены соответственно к первым входам первого, второго и третьего элементов И, вторые входы которых объединены с входом времяимпульсного сигнала устройства, причем выходы этих элементов И соединены соответственно первого - с входом первого реверсивного счетчика, суммирующим с коэффициентом один, второго - с входом первого реверсивного счетчика, суммирующим с коэффициентом четыре, третьего - с входом второго реверсивного счетчика, вычитающим с коэффициентом два, а выходы логических блоков также соединены соответственно первого - с входом второго реверсивного счетчика, вычитающим с коэффициентом один, второго - с входом второго реверсивного счетчика, суммирующим с коэффициентом один, и третьего - с входом первого реверсивного счетчика, вычитающим с коэффициентом два.

Таким образом, предлагаемое устройство в отличие от прототипа не содержит элементов, выполняющих обратную времяимпульсную модуляцию: инвертора, формировавшего инверсный ШИМ-сигнал, и двух элементов И, выполнявших широтно-импульсную модуляцию импульсных последовательностей. Для получения квадратичной зависимости используется только операнд, содержащий аргумент кодирующий времяимпульсный преобразователь, патент № 2141721, а операнд, содержащий параметр (1- кодирующий времяимпульсный преобразователь, патент № 2141721), исключен. Поскольку рабочим является интервал времена кодирующий времяимпульсный преобразователь, патент № 2141721 или весь период Т, то также отпадает необходимость суммирования импульсных последовательностей, это позволяет отказаться от элемента ИЛИ.

Сущность предлагаемого изобретения состоит в создании простого кодирующего времяимпульсного преобразователя для получения нелинейной зависимости при усреднении импульсных потоков с весовым заданием величин, позволяющего отслеживать изменение входного времяимпульсного сигнала в процессе непрерывного формирования результата, посредством организации двух структур с отрицательной обратной связью, компенсирующие воздействия в которых вырабатываются и передаются в частотном виде только с прямой времяимпульсной модуляцией и соответствующим весовым заданием, благодаря чему отпадает необходимость в инверсной времяимпульсной модуляции, уменьшается количество компенсирующих воздействий и, соответственно, исключается избыточное оборудование, повышается быстродействие устройства.

Сущность предлагаемого изобретения поясняется чертежами, где на фиг. 1 изображена функциональная схема прототипа, а на фиг. 2 изображена функциональная схема предлагаемого кодирующего времяимпульсного преобразователя.

Предлагаемое устройство (фиг. 2) содержит суммирующий счетчик импульсов 1, вход которого соединен с входом опорной частоты устройства, три логических блока 2, 3, 4, каждый из которых представляет собой ряд двухвходовых схем совпадения с объединенными схемой сборки выходами, три элемента И 5, 6, 7, два реверсивных счетчика 8, 9, выход первого реверсивного счетчика 8, являющийся выходом устройства, соединен с кодовым входом первого логического блока 2, выход второго реверсивного счетчика 9 соединен с кодовым входом третьего логического блока 4, кодовый вход второго логического блока 3 подключен к входной шине устройства, частотные входы логических блоков 2, 3, 4 подключены к соответствующим динамическим выходам суммирующего счетчика импульсов 1, выходы логических блоков 2, 3, 4 подключены соответственно к первым входам первого 5, второго 6 и третьего 7 элементов И, вторые входы которых объединены с входом времяимпульсного сигнала устройства, а выходы этих элементов И соединены соответственно первого 5 - с входом первого реверсивного счетчика 8, суммирующим с коэффициентом один, второго 6 - с входом первого реверсивного счетчика 8, суммирующим с коэффициентом четыре, третьего 7 - с входом второго реверсивного счетчика 9, вычитающим с коэффициентом два, а выходы логических блоков 2, 3, 4 также подсоединены соответственно первого 2 - с входом второго реверсивного счетчика 9, вычитающим с коэффициентом один, второго 3 - с входом второго реверсивного счетчика 9, суммирующим с коэффициентом один, и третьего 4 - с входом первого реверсивного счетчика 8, вычитающим с коэффициентом два 2.

Устройство работает следующим образом.

Пусть в исходном состоянии все счетчики 1, 8, 9 находятся в нулевом состоянии. На входы устройства подаются двоичный код N и ШИМ-сигнал с относительной длительностью кодирующий времяимпульсный преобразователь, патент № 2141721, на вход счетчика 1 подключена опорная импульсная последовательность с частотой f0. Известно [3, с. 222], что логические блоки 2, 3, 4 совместно со счетчиком 1 реализуют линейное преобразование "код- частота"

fЛБ=(f0/2n)NЛБ,

где fЛБ - среднее значение частоты на выходе логического блока;

NЛБ - входной управляющий код логического блока;

n - разрядность счетчика и кода NЛБ.

Элементы И осуществляют широтно-импульсную модуляцию, пропуская на входы реверсивных счетчиков импульсные последовательности в течение интервалов времени кодирующий времяимпульсный преобразователь, патент № 2141721.

Поскольку в начальный момент времени счетчики 8 и 9 обнулены, первым начнет работу преобразователь "код-частота" на основе логического блока 3, так как остальные логические блоки 2 и 4 управляются нулевыми кодами NZ и NA с выходов счетчиков 8 и 9 соответственно. Первый импульс с выхода логического блока 3 поступит на реверсивный счетчик 9 и, пройдя через соответствующий элемент И 6, поступит на реверсивный счетчик 8 и сделает содержимое счетчиков 8, 9 отличным от нуля. Благодаря этому начнется работа логических блоков 2 и 4.

Таким образом, импульсные последовательности на входах счетчиков 8, 9 описываются следующими функциональными характеристиками.

f1=kNZ кодирующий времяимпульсный преобразователь, патент № 2141721кодирующий времяимпульсный преобразователь, патент № 2141721, (2)

f2=kN кодирующий времяимпульсный преобразователь, патент № 2141721кодирующий времяимпульсный преобразователь, патент № 2141721, (3)

f3=kNA; (4)

f4=kN; (5)

f5=kNA кодирующий времяимпульсный преобразователь, патент № 2141721; (6)

f6=kNZ, (7)

где k=f0/2n.

Эти импульсные последовательности поступают на реверсивные счетчики 8 и 9 следующим образом: f1 - на вход "+1" счетчика 8; f2 - на вход "+4" счетчика 8; f3 - на вход "-2" счетчика 8; f4 - на вход "+1" счетчика 9; f5 - на вход "-2" счетчика 9; f6 - на вход "-1" счетчика 9.

В основу построения устройства положен принцип автоматической компенсации частотно-импульсных последовательностей, реализуемый с помощью отрицательной обратной связи. В качестве схемы сравнения последних, вырабатывающей сигнал рассогласования в контуре обратной связи, используется реверсивный счетчик. Он выполняет одновременно две функции: вычитание частот и интегрирование полученной разности с выдачей результата в виде двоичного кода. Здесь имеются два контура обратной связи: местный - на основе реверсивного счетчика 9 и главный - на основе реверсивного счетчика 8.

Условием динамического равновесия схемы является равенство приращений кодов суммирующих и вычитающих цепей в каждом реверсивном счетчике в течение периода широтно-импульсной модуляции Т, т.е.

кодирующий времяимпульсный преобразователь, патент № 2141721N+= кодирующий времяимпульсный преобразователь, патент № 2141721N- или f+ - f-,

где f+, f- - средние значения частот импульсных последовательностей по суммирующим и вычитающим цепям реверсивных счетчиков с учетом коэффициентов суммирования и вычитания.

Из условия динамического равновесия схемы (8) находится функциональная связь между средними значениями выходных кодов NA, NZ счетчиков 8, 9 и входными цифровой N и широтно-импульсной кодирующий времяимпульсный преобразователь, патент № 2141721 величинами, а в конечном итоге - функциональная характеристика всего устройства. Согласно схеме (фиг. 2) средние значения частот импульсных последовательностей по суммирующим f+(8) и вычитающим f-(8) цепям реверсивного счетчика 8 с учетом коэффициентов суммирования и вычитания будут определены следующим образом:

f+(8)=f1+4f2 и f-(8)=2f3.

Тогда равенство (8) принимает вид f1+4f2=2f3, подставляя выражения (2), (3), (4), имеем

kNzкодирующий времяимпульсный преобразователь, патент № 2141721+4kNкодирующий времяимпульсный преобразователь, патент № 2141721 = 2kNA.

Отсюда находится выражение для среднего значения выходного кода реверсивного счетчика 8

Nz= (2NA-4Nкодирующий времяимпульсный преобразователь, патент № 2141721)/кодирующий времяимпульсный преобразователь, патент № 2141721. (9)

Аналогично для реверсивного счетчика 9

f+(9)=f4 и f-(9)=2f5+f6,

тогда с учетом (5), (6), (7) имеем

kN = 2kNAкодирующий времяимпульсный преобразователь, патент № 2141721+kNz, (10)

или

NA= (N-Nz)/2кодирующий времяимпульсный преобразователь, патент № 2141721. (11)

Выражения (9) и (II) дают функциональную характеристику устройства, представляющую собой отношение полиномов второй степени:

Nz= N(a2кодирующий времяимпульсный преобразователь, патент № 21417212+a1кодирующий времяимпульсный преобразователь, патент № 2141721+a0)/(b2кодирующий времяимпульсный преобразователь, патент № 21417212+b1кодирующий времяимпульсный преобразователь, патент № 2141721+b0),

где a2=-4, a1=0, a0=1, b2=1, b1=0, b0=1.

Известно [3, с. 65], что для косинусной функции Z = Cos (кодирующий времяимпульсный преобразователь, патент № 2141721кодирующий времяимпульсный преобразователь, патент № 2141721) справедливо дробно-рациональное приближение

Z = (-4кодирующий времяимпульсный преобразователь, патент № 21417212+1)/(кодирующий времяимпульсный преобразователь, патент № 21417212+1),

т.е. функциональная характеристика устройства соответствует требуемой.

Установившийся режим наступает через m периодов времяимпульсного сигнала. Получение квадратичной зависимости широтно-импульсного сигнала только с использованием операнда, содержащего аргумент кодирующий времяимпульсный преобразователь, патент № 2141721, при отсутствии элементов, формирующих значение (1-кодирующий времяимпульсный преобразователь, патент № 2141721), уменьшает максимальный путь сигнала от входа к выходу устройства. Таким образом, уменьшается время срабатывания устройства и повышается его быстродействие. При этом благодаря построению устройства в виде замкнутой следящей системы с отрицательной обратной связью и обеспечением режима непрерывного усреднения, устройство помехоустойчиво к единичным помехам по широтно-импульсным и частотно-импульсным сигналам, а также по единичным сбоям в работе счетчиков.

Дополнительным преимуществом получения квадратичной зависимости широтно-импульсного сигнала только с использованием прямой времяимпульсной модуляции является повышение технологичности и надежности устройства за счет исключения избыточного оборудования.

Источники информации:

1. Авторское свидетельство СССР N 353343, H 03 K 13/20, 1972.

2. Авторское свидетельство СССР N 677100, H 03 K 13/20, 1979.

3. Смолов В.Б., Угрюмов Е.П., Артамонов А.Б. и др. Времяимпульсные вычислительные устройства. -М.: Радио и связь, 1983.

Класс H03M7/04 в двоичной системе счисления

способ сквозной активизации f1( 11)min ±0mk неактивных аргументов "±0" "+1/-1" аналоговых сигналов в "зонах минимизации" структуры "-/+" [mj]f(+/-) - "дополнительный код" в соответствии с арифметической аксиомой троичной системы счисления f(+1,0,-1) при формировании аргументов аналоговых сигналов в позиционно-знаковой условно минимизированной ее структуре ±[mj]fусл(+/-)min (варианты русской логики) -  патент 2507682 (20.02.2014)
способ формирования в "k" "зоне минимизации" результирующего аргумента +1mk сквозной активизации f1( 00)min +1mk для преобразования в соответствии с арифметическими аксиомами троичной системы счисления f(+1,0,-1) структуры аргументов аналоговых сигналов «-/+»[mj]f(+/-), "дополнительный код" в структуру условно минимизированных позиционно-знаковых аргументов аналоговых сигналов ±[mj]fусл(+/-)min и функциональная структура для его реализации (варианты русской логики) -  патент 2503124 (27.12.2013)
способ преобразования «-/+»[mj]f(+/-) ±[mj]f(+/-)min структуры аргументов аналоговых логических сигналов «-/+»[mj]f(+/-) - "дополнительный код" в условно минимизированную позиционно-знаковую структуру аргументов ±[mj]f(+/-)min троичной системы счисления f(+1,0,-1) и функциональная структура для его реализации (варианты русской логики) -  патент 2503123 (27.12.2013)
способ преобразования структуры аргументов аналоговых логических напряжений «-/+»[mj]f(+/-) - "дополнительный код" в позиционно-знаковую структуру минимизированных аргументов логических напряжений ±[mj]f(+/-)min и функциональная структура для его реализации (варианты русской логики) -  патент 2502184 (20.12.2013)
способ преобразования позиционно-знаковых структур +[ni]f(2n) и -[ni]f(2n) аргументов аналоговых сигналов в структуру аргументов аналоговых сигналов ±[ni]f(2n) - "дополнительный код" с применением арифметических аксиом троичной системы счисления f(+1, 0, -1) (варианты русской логики) -  патент 2455760 (10.07.2012)
функциональная структура преобразователя позиционно-знаковых структур аргументов аналоговых сигналов «±»[ni]f(-1+1,0, +1) "дополнительный код" в позиционную структуру условно отрицательных аргументов аналоговых сигналов «-»[ni]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) -  патент 2443052 (20.02.2012)
функциональная структура логико-динамического процесса преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) -  патент 2429565 (20.09.2011)
функциональная структура процедуры преобразования позиционных условно отрицательных аргументов «-»[ni]f(2n) в структуру аргументов "дополнительный код" позиционно-знакового формата с применением арифметических аксиом троичной системы счисления f(+1,0,-1) (варианты) -  патент 2429564 (20.09.2011)
функциональная структура процедуры логического дифференцирования d/dn позиционных аргументов [mj]f(2n) с учетом их знака m(±) для формирования позиционно-знаковой структуры ±[mj]f(+/-)min с минимизированным числом активных в ней аргументов (варианты) -  патент 2428738 (10.09.2011)
способ активизации аргумента (0j+1 )i аналогового сигнала условно «j+1» разряда и аргумента (0j )i аналогового сигнала условно «j» разряда сквозного последовательного переноса f1,2( )±0 для преобразования структуры позиционно-знаковых аргументов ±[nj]f(+/-) аналоговых сигналов в условной «i» «зоне минимизации» в минимизированную позиционно-знаковую структуру ±[nj]f(+/-)min аналоговых сигналов и функциональная структура для его реализации (варианты русской логики) -  патент 2425441 (27.07.2011)

Класс G06F7/544 для нахождения значений функций путем вычислений

способ создания представления результата вычисления, линейно зависимого от квадрата значения -  патент 2375743 (10.12.2009)
арифметическое устройство -  патент 2268482 (20.01.2006)
арифметические операции в системе обработки данных -  патент 2225638 (10.03.2004)
устройство для вычисления собственных значений матриц -  патент 2168760 (10.06.2001)
времяимпульсный квадратичный преобразователь -  патент 2149449 (20.05.2000)
устройство для вычисления функции близости текущих и эталонных признаков объектов с адаптацией к условиям обстановки -  патент 2112271 (27.05.1998)
устройство для вычисления модуля m-мерного вектора -  патент 2080650 (27.05.1997)
устройство для определения модуля трехмерного вектора -  патент 2040039 (20.07.1995)
устройство для вычисления модуля m-мерного вектора -  патент 2029356 (20.02.1995)
устройство для приведения функций к мультипликативному алгоритму вычислений -  патент 2028659 (09.02.1995)
Наверх