устройство управления передачей данных по радиоканалу

Формула изобретения

1. Устройство управления передачей данных по радиоканалу, содержащее кодер, генератор случайных чисел, синхронизатор, счетчик, первый элемент И, RS-триггер, второй элемент И, блок сравнения, блок преобразования, первый и второй дискретные фильтры Калмана, счетчик необслуженной нагрузки, счетчик обслуженной нагрузки, коррелятор, решающий блок, блок анализа адреса, причем сигнальный вход первого элемента И является управляющим входом устройства, выход счетчика соединен с первым сигнальным входом блока сравнения, информационный вход кодера является информационным входом устройства, а выход кодера является сигнальным выходом устройства, выход блока преобразования подключен к сигнальным входам кодера, генератора случайных чисел и счетчика, тактовый вход которого подключен к выходу синхронизатора, второй сигнальный вход блока сравнения подключен к выходу генератора случайных чисел, управляющий вход первого элемента И подключен к выходу второго элемента И, тактовый и управляющий входы которого подключены соответственно к выходу синхронизатора и выходу RS-триггера, входы "Установка I" и "Установка О" которого подключен соответственно к выходу блока сравнения и выходу первого элемента И, который дополнительно подключен к управляющему входу генератора случайных чисел, второй и первый информационные выходы решающего блока подключены соответственно к счетчику необслуженной нагрузки и счетчику обслуженной нагрузки, выходы которых подключены к входам соответстовенно первого и второго дискретных фильтров Калмана, выходы которых подключены соответственно к первому и второму входам блока преобразования, вход коррелятора является сигнальным входом устройства, а первый выход коррелятора подключен к первому входу решающего блока, информационно-адресный выход которого подключен к информационно-адресному входу блока анализа адреса, первый и второй управляющие выходы которого являются соответственно первым и вторым информационными выходами устройства, выход блока сравнения является управляющим выходом устройства, а адресный вход блока анализа адреса является адресным входом устройства, отличающееся тем, что дополнительно введен блок анализа уровня, коррелятор дополнительно снабжен (m - 1) выходами, где m 2, а решающий блок дополнительно снабжен (m - 1) сигнальными и n управляющими входами, где n 2, причем i-й выход коррелятора, где i = 1,2,3,...m подключен к i-му входу блока анализа уровня, S-й выход которого, где S = 1,2,3...n подключен к S-му управляющему входу решающего блока, а j-й выход коррелятора, где j = 2,3,...m подключен к j-му сигнальному входу решающего блока.

2. Устройство по п.1, отличающееся тем, что решающий блок состоит из мультиплексора, элемента И, n-входового элемента ИЛИ, инвертора, первого и второго формирователей импульсов, RS-триггера, преобразователя кодов, причем выход n-входового элемента ИЛИ подключен к входам первого формирователя импульсов и инвертора, выход которого подключен к входу второго формирователя импульсов, выход которого соединен с входом "Установка О" RS-триггера, вход "Установка I" которого подключен к выходу первого формирователя импульсов, выход RS-триггера подключен к второму входу элемента И, а также является первым информационным выходом решающего блока, выход мультиплексора подключен к первому входу элемента И, выход которого является информационно-адресным выходом решающего блока, m сигнальных и n управляющих входов мультиплексора являются соответственно m сигнальными и n управляющими входами решающего блока, причем n управляющих входов решающего блока подключены к соответствующим входам n-входового элемента ИЛИ n входам преобразователя кодов, выход которого является вторым информационным выходом решающего блока.

3. Устройство по п.1, отличающееся тем, что блок анализа уровня состоит из m x n компараторов, m x n инверторов, m x n m-входовых элементов И, n m-входовых элементов ИЛИ, причем выход (U, V)-го компаратора, где U = 1,2,.. . , m, V = 1,2,...n подключен к входу (V, U)-го инвертора и входу (V, f)-го m-входового элемента И, где f = 1,2,...,m, причем f U, кроме того, к входу (v, f)-го m-входового элемента И подключен выход (U, U)-го инвертора, причем f = U, выход (V, f)-го m-входового элемента И подключен к входу S-го m-входового элемента ИЛИ, где S = 1,2,...n, причем S = V, выходы m-входовых элементов ИЛИ являются n выходами блока анализа уровня, m входами которого являются входы (U, V)-ых компараторов.

4. Устройство по п.1, отличающееся тем, что коррелятор состоит из m полосовых фильтров, m согласованных фильтров, m детекторов, m линий задержки, причем выход i-го полосового фильтра, где i = 1,2,...,m подключен к входу i-го согласованного фильтра, выход которого подключен к входу i-й линии задержки, выход которой является i-м выходом коррелятора, вход i-го полосового фильтра подключен к входу коррелятора, который является сигнальным входом устройства.

Описание изобретения к патенту

Изобретение относится к вычислительной технике и может использоваться в узлах коммутации сообщений (пакетов) сети передачи данных (сети ПД) автоматизированной системы управления (АСУ) при управлении передачей данных по широковещательному многоточечному радиоканалу, имеющему динамическую неполносвязную структуру.

Известно устройство для управления передачей данных по радиоканалу (А.С. СССР N 115.3915.18, МПК⁵ H 04 L 7/00, опубл. 23.06.87.), содержащее генератор случайных чисел и синхронизатор, первый, второй, третий и четвертый элементы И, счетчик, блок сравнения, триггер цикла передачи, триггер разрешения передачи, два формирователя импульсов, элемент ИЛИ, два элемента задержки, причем выход синхронизатора связан с первым входом первого элемента И и вторым входом второго элемента И, вход запроса передачи является третьим входом второго элемента И и связан с первым входом триггера разрешения передачи, выход которого связан со вторым входом элемента ИЛИ, входом элемента задержки и является выходом разрешения передачи, выход элемента задержки подключен к четвертому входу первого элемента И, третий вход которого связан с выходом триггера цикла передачи и первым входом второго элемента И, выход второго элемента И связан со входом формирователя импульсов и входом генератора случайных чисел, выход которого соединен с первым входом блока сравнения, второй вход которого подключен к первому выходу счетчика, выход формирователя импульсов связан с первым входом элемента ИЛИ, второй выход счетчика соединен со вторым входом триггера цикла передачи, а вход счетчика подключен к выходу первого элемента И, выход блока сравнения подключен ко входу дополнительного элемента задержки и третьим входом элемента ИЛИ, а выход элемента ИЛИ является выходом "Включение передатчика", выход дополнительного элемента задержки связан с первыми входами третьего и четвертого элементов И, второй вход третьего элемента И соединен с выходом четвертого элемента и является выходом сигнала "Столкновение", причем выход третьего элемента И связан со вторым входом триггера разрешения передачи, а второй вход четвертого элемента И подключен ко второму входу первого элемента И и первому входу триггера цикла передачи и является входом "Сигнал несущей".

Однако, данное устройство не предназначено для работы в каналах множественного доступа с кодовым разделением и имеет невысокую пропускную способность.

Наиболее близким по технической сущности и выполняемым функциям к заявляемому является устройство для управления передачей данных по радиоканалу (Патент РФ N 2116004, МПК⁶ H 04 L 7/00, опубл. 20 июля 1998 г.), содержащее кодер, генератор случайных чисел, синхронизатор, счетчик, первый элемент И, RS-триггер, второй элемент И, блок сравнения, блок преобразования, первый и второй дискретные фильтры Калмана, счетчик необслуженной нагрузки, счетчик обслуженной нагрузки, коррелятор, решающий блок, блок анализа адреса, причем сигнальный вход первого элемента И является управляющим входом устройства, выход счетчика соединен с первым сигнальным входом блока сравнения, информационный вход кодера является информационным входом устройства, а выход кодера является сигнальным выходом устройства, выход блока преобразования подключен к сигнальным входам кодера, генератора случайных чисел и счетчика, тактовый вход которого подключен к выходу синхронизатора, второй сигнальный вход блока сравнения подключен к выходу генератора случайных чисел, управляющий вход первого элемента И подключен к выходу второго элемента И, тактовый и управляющий входы которого подключены соответственно к выходу синхронизатора и выходу RS-триггера, входы "Установка 1" и "Установка 0" которого подключены соответственно к выходу блока сравнения и выходу первого элемента И, который дополнительно подключен к управляющему входу генератора случайных чисел, второй и первый информационные выходы решающего блока подключены соответственно к счетчику необслуженной нагрузки и счетчику обслуженной нагрузки, выходы которых подключены к входам соответственно первого и второго дискретных фильтров Калмана, выходы которых подключены соответственно к первому и второму входам блока преобразования, вход коррелятора является сигнальным входом устройства, а выход коррелятора подключен к входу решающего блока, информационно-адресный выход которого подключен к информационно-адресному входу блока анализа адреса, первый и второй управляющие выходы которого являются соответственно первым и вторым информационными выходами устройства, выход блока сравнения является управляющим выходом устройства, а адресный вход блока анализа адреса является адресным входом устройства.

При такой совокупности описанных элементов и связей становится возможной работа в каналах множественного доступа с кодовым разделением и достигается увеличение пропускной способности по радиоканалу.

Однако устройство прототип имеет недостатки:

- узкую область применения, в частности оно может использоваться лишь в каналах множественного доступа с временным и кодовым разделением сигналов, не критичных к условиям распространения радиоволн на трассах между различными абонентами сети и узлом коммутации сообщений (пакетов), что на практике встречается редко;

- имеет невысокую пропускную способность, что обусловлено нечувствительностью схемы прототипа к проявлению эффекта "захвата" в приемнике, когда пакет, поступающий с наибольшей энергией, имеет хорошие шансы быть правильно принятым даже при наличии других пакетов;

- имеет невысокую достоверность и помехоустойчивость при приеме широкополосных сложных сигналов, так как не обеспечивает их анализ в каждом канале приема.

Целью изобретения является разработка устройства управления передачей данных по радиоканалу множественного доступа с кодовым и временным разделением сигналов, обеспечивающего повышение пропускной способности путем учета эффекта "захвата" в приемнике, адаптации к изменению нагрузки, а также помехоустойчивости и достоверности, за счет анализа сигналов в каждом канале приема.

Поставленная цель достигается тем, что в известное устройство управления передачей данных по радиоканалу, содержащее кодер, генератор случайных чисел, синхронизатор, счетчик, первый элемент И, RS-триггер, второй элемент И, блок сравнения, блок преобразования, первый и второй дискретные фильтры Калмана, счетчик необслуженной нагрузки, счетчик обслуженной нагрузки, коррелятор, решающий блок, блок анализа адреса, причем сигнальный вход первого элемента И является управляющим входом устройства, выход счетчика соединен с первым сигнальным входом блока сравнения, информационный вход кодера является информационным входом устройства, а выход кодера является сигнальным выходом устройства, выход блока преобразования подключен к сигнальным входам кодера, генератора случайных чисел и счетчика, тактовый вход которого подключен к выходу синхронизатора, второй сигнальный вход блока сравнения подключен к выходу генератора случайных чисел, управляющий вход первого элемента И подключен к выходу второго элемента И, тактовый и управляющий входы которого подключены соответственно к выходу синхронизатора и выходу RS-триггера, входы "Установка 1" и "Установка 0" которого подключены соответственно к выходу блока сравнения и выходу первого элемента И, который дополнительно подключен к управляющему входу генератора случайных чисел, второй и первый информационные выходы решающего блока подключены соответственно к счетчику необслуженной нагрузки и счетчику обслуженной нагрузки, выходы которых подключены к входам соответственно первого и второго дискретных фильтров Калмана, выходы которых подключены соответственно к первому и второму входам блока преобразования, вход коррелятора является сигнальным входом устройства, а первый выход коррелятора подключен к первому входу решающего блока, информационно-адресный выход которого подключен к информационно-адресному входу блока анализа адреса, первый и второй управляющие выходы которого являются соответственно первым и вторым информационными выходами устройства, выход блока сравнения является управляющим выходом устройства, а адресный вход блока анализа адреса является адресным входом устройства, дополнительно введен блок анализа уровня, коррелятор дополнительно снабжен (m-1) выходами, где m2, а решающий блок дополнительно снабжен (m-1) сигнальными и n управляющими входами, где n2, причем i-й выход коррелятора, где i=1, 2, 3,...m, подключен к i-му входу блока анализа уровня, s-й выход которого, где s=1, 2,3. . . n, подключен к s-му управляющему входу решающего блока, a j-й выход коррелятора, где j=2, 3,...m, подключен к j-му сигнальному входу решающего блока. Решающий блок состоит из мультиплексора, элемента И, n-входового элемента ИЛИ, инвертора, первого и второго формирователей импульсов, RS-триггера, преобразователя кодов. Причем выход n-входового элемента ИЛИ подключен к входам первого формирователя импульсов и инвертора. Выход инвертора подключен к входу второго формирователя импульсов, выход которого соединен с входом "Установка 0" RS-триггера, вход "Установка 1" которого подключен к выходу первого формирователя импульсов. Выход RS-триггера подключен к второму входу элемента И, а также является первым информационным выходом блока. Выход мультиплексора подключен к первому входу элемента И, выход которого является информационно-адресным выходом блока, m сигнальных и n управляющих входов мультиплексора являются соответственно m сигнальными и n управляющими входами блока. Причем n управляющих входов решающего блока подключены к соответствующим входам n-входового элемента ИЛИ и n входам преобразователя кодов, выход которого является вторым информационным выходом решающего блока. Блок анализа уровня состоит из m х n компараторов, m х n инверторов, m х n m-входовых элементов И, n m-входовых элементов ИЛИ. Причем выход (u,v)-го компаратора, где u=1, 2,...m, v=1, 2,...n, подключен к входу (v,u)-го инвертора и входу (v,f)-го m-входового элемента И, где f= 1, 2,...m, причем fu, кроме того, к входу (v, f)-го m-входового элемента И подключен выход (v,u)-го инвертора, причем f=u. Выход (v,f)-го m-входового элемента И подключен к входу s-го m-входового элемента ИЛИ, где s = 1, 2,...n, причем s = v. Выходы m-входовых элементов ИЛИ являются n выходами блока, m входами блока анализа уровня являются входы (u,v)-ых компараторов. Коррелятор состоит из m полосовых фильтров, m согласованных фильтров, m детекторов, m линий задержки. Причем выход i-го полосового фильтра, где i= 1, 2,...m, подключен к входу i-го согласованного фильтра, выход которого подключен к входу i-й линии задержки. Выход i-й линии задержки является i-м выходом коррелятора. Вход i-го полосового фильтра подключен к входу коррелятора, который является сигнальным входом устройства.

Перечисленная новая совокупность существенных признаков обеспечивает возможность использования заявленного устройства в каналах с кодовым и временным разделением при различных условиях распространения радиоволн на трассах между абонентами сети и узлом коммутации сообщений (пакетов) и повышение пропускной способности, благодаря введению в схему устройства элементов, анализирующих сигналы в каждом канале приема, учитывающих эффект "захвата" в приемнике, позволяющих динамически оценивать параметры нагрузки, а по результатом оценки адаптировать схему устройства.

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностью признаков, тождественных всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта, показали, что они не следуют явным образом из уровня техники. Из уровня техники также не выявлена известность влияния предусматриваемых существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".

На фиг. 1 показана функциональная схема устройства управления передачей данных по радиоканалу;

на фиг. 2 - схема решающего блока 15;

на фиг. 3 - схема блока анализа уровня 17;

на фиг. 4 - схема коррелятора 14.

Заявляемое устройство управления передачей данных по радиоканалу, показанное на фиг. 1, состоит из: кодера 1, генератора случайных чисел 2, синхронизатора 3, счетчика 4, первого элемента И 5, RS-триггера 6, второго элемента И 7, блока сравнения 8, блока преобразования 9, первого и второго дискретных фильтров Калмана, соответственно 10 и 11, счетчика необслуженной нагрузки 12, счетчика обслуженной нагрузки 13, коррелятора 14, решающего блока 15, блока анализа адреса 16, блока анализа уровня 17, причем управляющий вход устройства является одновременно сигнальным входом первого элемента И 5, а выход счетчика 4 соединен с первым сигнальным входом блока сравнения 8, информационный вход кодера 1 является информационным входом устройства, а его выход является сигнальным выходом устройства. Выход блока преобразования 9 подключен в параллель к сигнальным входам кодера 1, генератора случайных чисел 2 и счетчика 4, тактовый вход которого подключен к выходу синхронизатора 3. Второй сигнальный вход блока сравнения 8 подключен к выходу генератора случайных чисел 2, управляющий вход первого элемента И 5 подключен к выходу второго элемента И 7, тактовый и управляющий вход которого подключены соответственно к выходу синхронизатора 3 и выходу RS-триггера 6, входы "Установка 1" и "Установка 0" которого подключены соответственно к выходу блока сравнения 8 и выходу первого элемента И 5, который дополнительно подключен к управляющему входу генератора случайных чисел 2. Второй и первый информационные выходы решающего блока 15 подключены соответственно к счетчику необслуженной нагрузки 12 и счетчику обслуженной нагрузки 13, выходы которых подключены к входам соответственно первого дискретного фильтра Калмана 10 и второго дискретного фильтра Калмана 11, выходы которых подключены к первому и второму входам блока преобразования 9 соответственно. Вход коррелятора 14 является сигнальным входом устройства, а его m выходов подключены к входам блока анализа уровня 17 и сигнальным входам решающего блока 15, информационно-адресный выход которого подключен к информационно-адресному входу блока анализа адреса 16, первый и второй управляющие выходы которого являются соответственно первым и вторым информационными выходами устройства, n выходов блока анализа уровня 17 подключены к n управляющим входам решающего блока 15. Выход блока сравнения 8 является управляющим выходом устройства. Адресный вход блока анализа адреса 16 является адресным входом устройства.

Заявляемое устройство реализуется следующим образом.

Кодер 1 предназначен для формирования сложного сигнала с фазовой манипуляцией и описан - Нелинейные радиотехнические устройства часть 1. /Н.Л.Теплова, -М.: Военное издательство министерства обороны СССР, 1982, - с. 346 - 349. Может быть реализован на ИМС серий 155, 176.

Генератор случайных чисел 2 предназначен для случайного выбора момента начала передачи в цикле передачи с переменной длиной. Может быть реализован по схеме, показанной на фиг. 2 описания Патента РФ N 2116004, МПК⁶ H 04 L 7/00, опубл. 20 июля 1998 г.

Синхронизатор 3 представляет собой генератор тактовых импульсов и описан - Микросхемы и их применение: Справ. пособие. / 1984, - с. 213, рис. 7.6. Может быть реализован на интегральных микросхемах (ИМС) серий 511, 176.

Счетчик 4 описан - Журнал "Радио", 1987, N 1, стр. 43. Может быть реализован на ИМС КА 561 ИЕ 15б (счетчик с переменным коэффициентом деления).

Блок сравнения 8 описан - Импульсные цифровые устройства /И.О.Лебедев, А. М. Сидоров. -Л.: ВАС, 1980, - с.51-53, рис. 2.33, 2.34. Может быть реализован на ИМС серий 133, 564.

Блок преобразования 9 предназначен для выработки решения на основе анализа текущего состояния соотношения интенсивностей обслуженного и необслуженного потоков пакетов в канале множественного доступа. Блок преобразования 9 может быть реализован, например, по схеме, показанной на фиг. 3 описания Патента РФ N 2116004, МПК⁶ H 04 L 7/00, опубл. 20 июля 1998 г.

Дискретные фильтры Калмана 10 и 11 предназначены для рекурсивного оценивания случайного процесса обслуживания заявок в устройстве, позволяющего получать не смещенные оценки с минимальными дисперсиями ошибок оценивания. Дискретные фильтры Калмана 10 и 11 представляют собой устройство рекурсивного оценивания нестационарного состояния системы, обеспечивая оптимальность оценок в смысле минимума среднеквадратической ошибки и описаны - Теория оценивания и ее применение в связи и управлении /Э.Сейдж, Дж.Мелс. -М.: Связь, 1976, -с.252 -264. Могут быть реализованы на ИМС серий 176, 116.5.

Счетчик необслуженной нагрузки 12 и счетчик обслуженной нагрузки 13 описаны - Микросхемы и их применение: Справ, пособие. /В.А.Батушев, В.Н.Вениаминов, В. Г. Ковалев и др. -М.: Радио и связь 1984, - с. 139, рис.4.38. 13. Могут быть реализованы на ИМС серий 133, 564.

Коррелятор 14 предназначен для согласованного приема широкополосных сигналов пользователей. Может быть реализован, например, по схеме, показанной на фиг. 4. Он состоит из m полосовых фильтров 14.1₁...14.1_m, m согласованных фильтров 14.2₁...14.2_m, m детекторов 14.3₁...14.3_m, m линий задержки 14.4₁.. . 14.4_m, причем выход i-го полосового фильтра, где i=1, 2,...m, подключен к входу i-го согласованного фильтра, выход которого подключен к входу i-й линии задержки, выход которой является i-м выходом коррелятора, вход i-го полосового фильтра подключен к входу коррелятора, который является сигнальным входом устройства.

Полосовые фильтры 14.1₁. ..14.1_m, согласованные фильтры 14.2₁...14.2_m, детекторы 14.3₁...14.3_m, линии задержки 14.4₁...14.4_m коррелятора 14 известны и описаны - Системы связи с шумоподобными сигналами /Л.Е.Варакин. - М.: Радио и связь, 1985, -с. 321 - 323.

Решающий блок 15 предназначен для определения факта успешной передачи в канале, с учетом возможного эффекта "захвата" в приемнике, или оценки кратности конфликта в противном случае и коммутации пакета на вход блока анализа адреса 16. Одним из вариантов реализации решающего блока 15 может быть схема, показанная на фиг. 2, при этом он состоит из мультиплексора 15.1, n-входового элемента ИЛИ 15.2, инвертора 15.3, первого и второго формирователей импульсов 15.4₁ и 15.4₂ соответственно, RS-триггера 15.5, элемента И 15.6, преобразователя кодов 15.7, причем выход n-входового элемента ИЛИ 15.2 подключен к входам первого формирователя импульсов 15.4₁ и инвертора 15.3, выход которого подключен к входу второго формирователя импульсов 15.4₂, выход которого соединен с входом "Установка 0" RS-триггера 15.5, вход "Установка 1" которого подключен к выходу первого формирователя импульсов 15.4₁, выход RS-триггера 15.5 подключен к второму входу элемента И 15.6, а также является первым информационным выходом блока, выход мультиплексора 15.1 подключен к первому входу элемента И 15.6, выход которого является информационно-адресным выходом блока, m сигнальных и n управляющих входов мультиплексора 15.1 являются соответственно m сигнальными и n управляющими входами блока, причем n управляющих входов решающего блока подключены к соответствующим входам n-входового элемента ИЛИ 15.2 и n входам преобразователя кодов 15.7, выход которого является вторым информационным выходом блока.

Мультиплексор 15.1 предназначен для подключения к выходу того или иного сигнального входа, в соответствии с кодовой комбинацией на управляющих входах. Может быть реализован по схеме, описанной -Микросхемы и их применение: Справочное пособие / В.А.Батушев, В.Н.Вениаминов, В.Г.Ковалев и др., - M.: Радио и связь, 1983, - рис. 4.33, с. 132.

Преобразователь кодов 15.7 предназначен для преобразования параллельного кода кодовой комбинации в последовательный код. Может быть реализован по схеме, описанной - Полупроводниковые цифровые микросхемы. Справочник./ В.Л. Шило, - Челябинск:, Металлургия, 1989, рис. 2.52a, с. 246-250.

Формирователи импульсов 15.4₁, 15.4₂ предназначены для формирования из логического уровня короткого импульса, идентичны, известны и описаны - Основы цифровой техники. /Л.А.Мальцева, - М.: Радио и связь, 1986, - рис. 21, с. 30.

Блок анализа адреса 16 предназначен для выделения адреса из заголовка пакета и принятия решения на дальнейшую ретрансляцию пакета в сети или вывод его абоненту. Одним из вариантов реализации блока анализа адреса 16 может быть схема, показанная на фиг. 5 описания Патента РФ N 2116004, МПК⁶ H 04 L 7/00, опубл. 20 июля 1998 г.

Блок анализа уровня 17 предназначен для анализа соотношений уровней сигналов в различных ветвях приема, на предмет возможности приема сигнала одной из ветвей, как в отсутствие сигналов в других ветвях, так и при их наличии. Одним из вариантов реализации блока анализа уровня 17 может быть схема, показанная на фиг. 3, при этом он состоит из mхn компараторов 17.1.1₁...17.1.n_m, mхn инверторов 17.2.1₁...17.2.m_n, mxn m-входовых элементов И 17.3.1₁. . .17.3.m_n, n m-входовых элементов ИЛИ 17.4₁...17.4_n. Причем выход (u,v)-го компаратора 17.1.1₁...17.1.n_m, где u = 1, 2,...m, v=1, 2,... n, подключен к входу (v,u)-го инвертора 17.2.1₁...17.2.m_n и входу (v,f)-го m-входового элемента И 17.3.1₁...17.3.m_n, где f=1, 2,...m, причем fu. Кроме того, к входу (v,f)-го m-входового элемента И 17.3.1₁... 17.3.m_n подключен выход (v,u)-го инвертора, 17.2.1₁...17.2.m_n, причем f=u. Выход (v,f)-ro m-входового элемента И 17.3.1₁...17.3.m_n подключен к входу s-го m-входового элемента ИЛИ 17.4₁...17.4_n, где s=1, 2,...n, причем s = v. Выходы m-входовых элементов ИЛИ 17.4₁...17.4_n являются n выходами блока, m входами блока являются входы (u,v)-х компараторов 17.1.1₁...17.1.n_m.

Компараторы 17.1.1₁. ..17.1.n_m предназначены для выработки управляющего сигнала логического уровня. Могут быть реализованы по схеме, описанной - Микросхемы и их применение: Справочное пособие / В.А.Батушев, В.Н.Вениаминов, В.Г.Ковалев и др., - М.: Радио и связь, 1983, -рис. 2.33(б), с. 82.

Логические m-входовые элементы И 17.3.1₁...17.3.m_n известны и описаны - Основы импульсной и цифровой техники/ Под общей ред. А.М. Сидорова, -СПВВИУС, 1995, - рис. 2.5, с. 40 - 41.

Логические элементы И 5, 7, 15.6, входящие в описываемое устройство и решающий блок 15, идентичны, известны и описаны - Основы цифровой техники /Л. А. Мальцева, Э. М. Фромберг. - М.: Радио и связь, -с. 30-31. Могут быть реализованы на ИМС серий 133 и 564.

Логические n-входовые элементы ИЛИ 15.2 и m-входовые элементы ИЛИ 17.4₁. . . 17.4_n, входящие в решающий блок 15 и блок анализа уровня 17, идентичны, известны и описаны - Основы импульсной и цифровой техники/ Под общей ред. А. М. Сидорова, - СПВВИУС, 1995, - рис. 2.4, с. 39-41.

RS-триггеры 6, 15.5, входящие в описываемое устройство, решающий блок 15, идентичны, известны и описаны - Микросхемы и их применение: Справ.пособие. / В. А.Батушев, В.Н.Вениаминов, В.Г.Ковалев и др. -М.: Радио и связь 1984, - с.122, рис.4.16. Могут быть реализованы на ИМС серий 133, 564.

Инверторы 15.2, 17.2.1₁. . .17.2.m_n предназначены для формирования выходного напряжения с логическим уровнем, противоположным логическому уровню входного напряжения. Может быть реализован по схеме, описанной - Справочная книга радиолюбителя- конструктора: В двух книгах под ред. Н.И.Чистякова, кн. 1, - М.: Радио и связь, 1993, - рис. 1.47 в, с. 30.

Заявляемое устройство работает следующим образом. Очевидно, что при функционировании системы связи нагрузка в ней будет пульсирующей и будет изменяться в зависимости от количества абонентов, интенсивности их обмена, характеристик канала связи. Наиболее динамично меняться будет нагрузка в системах подвижной связи. В этих условиях станции сети используют сигнально-кодовую конструкцию в одном цикле передачи, позволяющую вести одновременную передачу Na пакетов. Это достигается за счет использования сигналов с базой В >>1, где количество активных абонентов определяется видом модуляции, способом ортогонализации сигналов и требованиями к уровням взаимных шумов неортогональности.

Кодеры станций имеют возможность равновероятного выбора одной из Na структур сигнала, а в приемнике ретранслятора с обработкой сигнала реализуется Na ветвей приема. Поэлементная синхронизация в каждой ветви осуществляется независимо от адреса пакета, поэтому ретранслятор имеет возможность наблюдать число обслуженных, необслуженных пакетов в цикле передач. Состояние кодера станции в начале очередного цикла передачи определяет устройство динамического управления на основе оценки нагрузки. Это позволяет поддерживать вероятностно временные характеристики доставки пакетов на уровне требований.

Функциональная схема устройства, реализующего выполнение описанных функций управления передачей данных по радиоканалу, приведена на фиг. 1.

Принцип работы предлагаемого устройства заключается в следующем.

При включении питания триггер 6 устанавливается в режим хранения логической единицы. Синхронизатор 3 выдает импульсы с интервалом, равным длительности окна (то есть равным длительности интервала передачи пакета), при этом импульсы поступают на тактовый вход второго элемента И 7 и на тактовый вход счетчика 4, вызывая последовательную смену на выходе счетчика 4 кодовых комбинаций (число кодовых комбинаций равно числу окон в цикле передачи).

При возникновении необходимости в передаче пакета на управляющий вход устройства в виде уровня логической единицы поступает сигнал запроса передачи. При этом очередной сигнал в виде импульса с уровнем логической единицы поступает с выхода синхронизатора 3 через открытый второй элемент И 7 на управляющий вход первого элемента И 5.

Так как первый элемент И 5 открыт по сигнальному входу сигналом запроса передачи, то импульс с уровнем логической единицы с выхода первого элемента И 5 поступает на вход R RS-триггера 6, переводя его в режим хранения логического нуля, а также на управляющий вход генератора случайных чисел 2, который в параллельном коде выдает со своего выхода на второй сигнальный вход блока сравнения 8 кодовую комбинацию, соответствующую номеру окна в цикле передачи, выбранному для передачи пакета. При этом RS-триггер 6 сигналом с уровнем логического нуля закрывает второй элемент И 7. В момент совпадения кодовых комбинаций на первом и втором входах блока сравнения 8 последний выдает сигнал "разрешение передачи" в виде импульса с уровнем логической единицы на управляющий выход устройства, а также переводит RS-триггер 6 в режим хранения логической единицы (сигнал "запрос передачи" с управляющего входа устройства снимается).

Таким образом, устройство готово к передаче очередного пакета.

При появлении в канале множественного доступа передаваемой информации, принятый пакет поступает в устройство через сигнальный вход на вход коррелятора 14 для осуществления квазиоптимального поэлементного приема сигналов в m ветвях приема. На выходе коррелятора 14 выделяются m откликов элементов принятого сигнала.

Выделенные коррелятором 14 m откликов элементов принятого сигнала поступают на вход блока анализа уровня 17, в котором происходит анализ соотношений уровней сигналов в различных ветвях приема, на предмет возможности приема сигнала одной из ветвей, как в отсутствие сигналов в других ветвях, так и при их наличии. Результаты этого анализа поступают на управляющие входы решающего блока 15.

Решающий блок 15 на основе информации, полученной с n управляющих входов, позволяет определить факт успешной передачи в канале или оценить кратность конфликта в противном случае. Если успешный прием невозможен, то со второго информационного выхода решающего блока 15 информация о кратности конфликта (то есть о количестве конфликтующих корреспондентов) поступает на вход счетчика необслуженной нагрузки 12. Если на основе информации, полученной с n управляющих входов блока, можно сделать вывод об успешной передаче в канале, то на единицу увеличивается содержимое счетчика обслуженной нагрузки 13 и пакет с соответствующей ветви приема коррелятора 14 поступает на информационно-адресный выход блока, который является входом блока анализа адреса 16.

При этом блок анализа адреса 16 выделяет из пакета комбинацию адреса и после его анализа выдает сигнал либо на первый информационный выход устройства (если адрес получателя совпал с собственным адресом) либо на второй информационный выход (если адрес получателя не совпал с собственным).

По окончании интервала анализа количества обслуженных и необслуженных заявок с выходов блоков 12 и 13 значения количества пакетов, попавших в конфликт и успешно переданных, подается на дискретные фильтры Калмана 10 и 11 соответственно. В них реализуется алгоритм оценивания наблюдаемых параметров в нормальных шумах канала связи для дискретного времени, определяемого длительностью цикла передачи. Этот алгоритм формирует линейную несмещенную оценку с минимальной дисперсией. Устройство и порядок функционирования дискретного фильтра Калмана представлены в работе "Оптимальное управление системами", Э.П.Сейдж, И.С.Уайт, стр. 216-223, М.: "Радио и связь", 1982 г.

На основе оценок обслуженной и необслуженной нагрузки в блоке 9 производится расчет вероятности своевременной доставки пакета в соответствии с методикой, представленной в работе "Сборник молодых ученых за 1996 год" г. Орел, ВИПС, а также в статье "Методика оценки частного показателя эффективности линий многоканальной радиосвязи" Е.Г.Белобров, А.Ю.Сафонов, стр. 8-17. Для определения оптимальных значений позиционности сигналов и вероятности их повторной передачи, максимизирующих вероятность своевременной доставки пакета в систему связи множественного доступа, используются методы динамического программирования Белмана, заключающиеся в последовательном выполнении им пошаговой оптимизации, где оптимальное управление определяется лишь состоянием системы связи множественного доступа и целью и не зависит от состояния в предыдущие моменты времени. Устройство и принцип работы устройства дискретного динамического программирования, на основе принципов Белмана, рассмотрено в работе "Оптимальное управление системами" Э.П.Сейдж, И.С.Уайт (стр. 278-287).

Блок преобразования 9, функциональная схема которого приведена на фиг. 3 описания Патента РФ N 2116004, МПК⁶ H 04 L 7/00, опубл. 20 июля 1998 г., работает следующим образом. Кодовые комбинации, характеризующие интенсивность потоков обслуженной и необслуженной нагрузки, поступающие на первый и второй сигнальные входы блока преобразования с выходов фильтров Калмана 10 и 11 соответственно, суммируются в сумматоре 9.1. Кодовая комбинация - результат сложения - с выходов сумматора 9.1 поступает на входы ПЗУ 9.2, в котором хранятся варианты решения на изменение параметров кодера 1, генератора случайных чисел 2 и счетчика 4. Очередное решение в виде кодовой комбинации с выходов ПЗУ 9.2 поступает на выход блока преобразования 9.

Генератор случайных чисел 2, функциональная схема которого приведена на фиг. 2 описания Патента РФ N 2116004, МПК⁶ H 04 L 7/00, опубл. 20 июля 1998 г., работает следующим образом.

Изменение соотношения обслуженной и необслуженной нагрузки в канале множественного доступа приводит к изменению кодовой комбинации на входе демультиплексора 2.1. При этом сигнал с уровнем логической единицы с одного из k выходов демультиплексора 2.1 открывает по первому входу один из k элементов И 2.3, благодаря чему к выходу формирователя импульсов 2.2 оказываются подключенными соответствующие группы элементов ИЛИ 2.4 (и, соответственно, синхровходы соответствующих групп D-триггеров 2.6). Каждая группа D-триггеров 2.6 обеспечивает различную длину кодовой комбинации на выходе генератора случайных чисел 2. На информационных входах каждого из D-триггеров 2.6 имеют место случайно изменяющиеся во времени выходные напряжения независимых генераторов шума 2.5. Если в момент появления импульса на синхровходе i-го триггера 2.6 выходное напряжение i-го генератора шума 2.5 ниже порога срабатывания триггера, то на выходе триггера будет иметь место уровень логического нуля (в противном случае - уровень логической единицы). Случайная кодовая комбинация с выходов триггеров 2.6 поступает на второй сигнальный вход блока сравнения 8.

Коррелятор 14, функциональная схема которого приведена на фиг. 4, работает следующим образом. Информация из канала множественного доступа поступает на вход полосовых фильтров 14.1₁ - 14.1_m, в которых осуществляется фильтрация каждого из m элементов принятого сигнала по соответствующим m частотам. Затем выделенные m элементов сигнала поступают на входы 14.2₁ - 14.2_m соответствующих согласованных фильтров, в которых осуществляется квазиоптимальный прием m элементов сигнала. Далее выделенные m элементов сигнала поступают на входы m детекторов 14.3₁ - 14.3_m, в которых осуществляется детектирование m элементов сигнала по амплитуде. После детектирования m элементов сигнала поступают на соответствующие входы 14.4₁ - 14.4_m линий задержки, где осуществляется их поиск по времени. С выходов 14.4₁ - 14.4_m линий задержки выделенные m откликов элементов сигнала одновременно поступают на m входы блоков 15 и 17.

Блок анализа уровня 17, функциональная схема которого приведена на фиг. 2, работает следующим образом. Выделенные коррелятором m откликов элементов сигнала поступают на соответствующие входы m групп компараторов по n в каждой 17.1.1₁...17.1.n_m. Пороги срабатывания компараторов внутри каждой группы выбраны с учетом возможного эффекта "захвата" в приемнике (т. е. пакет, поступающий с наибольшей энергией, имеет хорошие шансы быть правильно принятым даже при наличии других пакетов).

Если отклик имеется на выходе только одного из m компараторов с одинаковыми порогами срабатывания, то логическая схема, включающая n групп инверторов по m в каждой, n групп m-входовых элементов И по m элементов в каждой обеспечивает формирование на выходе s-го m-входового элемента ИЛИ сигнала с уровнем логической единицы. При наличии отклика на выходах хотя бы двух компараторов с одинаковым порогом срабатывания из m групп или при отсутствии откликов на выходах этих компараторов на выходе s-го m-входового элемента ИЛИ формируется сигнал с уровнем логического нуля. Сигналы с выходов n m-входовых элементов ИЛИ поступают на вход решающего блока 15.

Решающий блок 15, показанный на фиг. 4, работает следующим образом. При наличии на одном из n управляющих входов уровня логической единицы сигнал с уровнем логической единицы с выхода n-входового элемента ИЛИ при посредстве формирователей импульсов 15.4₁, 15.4₂ и инвертора 15.3 переводит RS-триггер 15.5 в режим хранения логической единицы. При этом наличие на управляющем элементе И 15.6 сигнала с уровнем логической единицы обеспечивает прохождение информации через элемент И 15.6 на информационно-адресный выход решающего блока 15. Одновременно сигнал поступает на первый информационный выход решающего блока 15 (и далее на вход счетчика обслуженной нагрузки 13). Если на основе информации, полученной с n управляющих входов блока, можно сделать вывод об успешной передаче в канале, то мультиплексор 15.1 подключает выход той или иной ветви приема коррелятора 14 на информационно-адресный выход блока.

Если успешный прием невозможен, то на основе информации, полученной с n управляющих входов блока, преобразователь кодов 15.7 со второго информационного выхода решающего блока 15 в последовательном коде передает кодовую комбинацию, соответствующую числу конфликтующих корреспондентов, на вход счетчика необслуженной нагрузки 12.

При передаче в канале множественного доступа информации содержимое пакета с информационно-адресного выхода решающего блока 15 поступает на информационно-адрессный вход блока анализа адреса 16. Если адрес в заголовке пакета совпал с собственным адресом, то появляется сигнал на первом информационном выходе устройства (в противном случае появляется сигнал на втором информационном выходе устройства).