устройство записи цифрового сигнала
Классы МПК: | G11B5/09 цифровая запись G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных G06F7/22 устройства для сортировки или объединения данных от вычислительных машин на непрерывных носителях информации, например на лентах, барабанах, дисках |
Автор(ы): | Сун-тае КИМ (KR) |
Патентообладатель(и): | САМСУНГ ЭЛЕКТРОНИКС КО., ЛТД. (KR) |
Приоритеты: |
подача заявки:
1995-09-29 публикация патента:
27.08.2000 |
Изобретение относится к области вычислительной техники и может быть использовано в системах записи сигнала. Изобретение использует перемещающуюся без возврата к нулю с инверсией на единицах (I-NRZI) модуляцию для устройства записи цифрового сигнала, используемого для записи на параллельные дорожки среды записи перемежающихся кодов, предназначенных для включения пилот-сигналов в выбранные множества записываемых дорожек. Устройство содержит кодеры, мультиплексор, преобразователи параллельного в последовательное и генератор сигнала управления. Техническим результатом является повышение быстродействия. 10 з.п. ф-лы, 20 ил.
Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11, Рисунок 12, Рисунок 13, Рисунок 14, Рисунок 15, Рисунок 16, Рисунок 17, Рисунок 18, Рисунок 19, Рисунок 20, Рисунок 21, Рисунок 22
Формула изобретения
1. Устройство записи цифрового сигнала, использующее для записи перемежающуюся, без возврата к нулю, с инверсией на единицах модуляцию, содержащее порт ввода для приема информационных слов с n-параллельными битами, n является четным положительным целым; предварительный кодер для перемещающегося, без возврата к нулю, с инверсией на единицах кодирования информационных слов с (n + 1)-параллельными битами, которые формируются путем ввода бита управления с заранее определенной величиной в каждое информационное слов с n-параллельными битами, предварительный кодер предназначен для создания первого из двух типов (n + 1)-битовых слов канал раньше второго из двух типов (n + 1)-битовых слов канала, которое вырабатывается, когда бит управления имеет противоположную битовую величину, сопряженную с величиной заранее определенного бита, предварительный кодер инициализируется в соответствии с первым сигналом управления; мультиплексор с временным разделением для выделения каждого слова канала с (n + 1)-параллельными битами, передаваемого от предварительного кодера в первую группу битов, биты которой должны быть преобразованы в дополнительные там, где заранее определенная битовая величина бита управления будет сопряженной по отношению к заранее определенной битовой величине, и во вторую битовую группу, биты которой должны оставаться неизменными, когда заранее определенная битовая величина бита управления будет сопряженной по отношению к заранее определенной битовой величине, для передачи первой и второй группы битов совместно; первый преобразователь для генерации первого сигнала последовательных битов путем преобразования каждого слова канала с (n + 1)-параллельными битами первого типа, передаваемого от предварительного кодера в слово канала с (n + 1)-последовательными битами первого типа; второй преобразователь для генерации второго сигнала с последовательными битами путем преобразования в дополнительные только битов из первой группы битов в слове канала с (n + 1)-параллельными битами, передаваемого от предварительного кодера, и затем преобразования результирующего слова канала с (n + 1)-параллельными битами второго типа в слово канала с (n + 1)-последовательными битами второго типа; устройство записи на параллельных дорожках среды записи перемежающейся, без возврата к нулю, с инверсией на единицах модуляции в соответствии с перемежающимися, без возврата к нулю, с инверсией на единицах кодом, который генерируется путем выбора выходного сигнала одного из упомянутых преобразователей и выходного сигнала второго преобразователя, выбор должен осуществляться в ответ на второй сигнал управления, а также генератор сигнала управления, чувствительный к первым и вторым группам битов, совместно передаваемых мультиплексором с временным разделением, для генерирования первых и вторых сигналов управления, отличающееся тем, что первые и вторые сигналы управления генерируются так, чтобы указывать, какие из первых и вторых сигналов последовательных битов должны быть выбраны для включения в перемежающийся, без возврата к нулю, с инверсией на единицах код для того, чтобы минимизировать отклонение перемежающейся, без возврата к нулю, с инверсией на единицах модуляции от спектральной характеристики, предписанной одной из дорожек, на которых ведется запись в текущий момент. 2. Устройство записи цифрового сигнала по п.1, отличающееся тем, что предварительный кодер является 2Т предварительным кодером для перемежающегося, без возврата к нулю, с инверсией на единицах кодирования (n + 1)-битовых информационных слов, формируемых путем присоединения бита управления с заранее определенной битовой величиной к каждому информационному слову с n-параллельными битами в качестве соответствующего префиксного бита. 3. Устройство записи цифрового сигнала по п.2, отличающееся тем, что (n + 1)-битовые информационные слова формируются путем присоединения соответствующего нулевого префиксного бита к каждому информационному слову с n-параллельными битами. 4. Устройство записи цифрового сигнала по п.2, отличающееся тем, что мультиплексор с временным разделением содержит третий преобразователь для преобразования первой группы битов после выбора слова канала с (n + 1)-параллельными битами упомянутого первого типа, передаваемого от предварительного кодера, в нечетные слова канала с последовательными битами и четвертый преобразователь для преобразования второй группы битов, выбранных в качестве слова канала с (n + 1)-параллельными битами первого типа, передаваемого от предварительного кодера, в нечетные слова канала с последовательными битами. 5. Устройство записи цифровых сигналов по п.2, отличающееся тем, что генератор сигнала управления содержит цепь для генерации первого и второго сигнала управления, которая действует в зависимости от того, превысил ли второй сигнал ошибки сигнал первой ошибки по амплитуде или нет; первую цепь для аддитивного объединения единичных параметров, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, с другими одиночными параметрами, полярности которых определяются битами каждого четного слова канала с последовательными битами, совместно передаваемого от мультиплексора с временным разделением, для генерации первых результатов объединения; первый интегратор для интегрирования первых результатов объединения совместно с исходной величиной интегрирования интегратора, для генерирования первого выходного сигнала интегратора, который равен величине первой цифровой суммы обработки, которая должна быть получена, если слово канала первого типа было выбрано следующим для записи; вторую цепь для дифференцированного объединения единичных параметров, полярности которых определяются битами каждого нечетного слова канала, передаваемого от мультиплексора с временным разделением, с другими единичными параметрами, полярности которых определяются битами каждого четного слова канала с последовательными битами, совместно передаваемого от мультиплексора с временным разделением, для генерации вторых результатов объединения; второй интегратор для интегрирования вторых результатов объединения совместно с исходной величиной интегрирования второго интегратора, чтобы таким образом генерировать выходной сигнал второго интегратора, равный величине второй цифровой суммы обработки, которая будет получена, если слово канала второго типа будет выбрано следующим для записи, исходные величины первого и второго интеграторов остаются теми же и равны одному из выходных сигналов первого и второго интеграторов для слова канала, ранее выбранного для записи; цепь для вычисления энергии любого отклонения первой цифровой суммы обработки от предписанной величины цифровой суммы обработки для одной из дорожек, которые записываются в текущий момент, результат вычисления энергии любого отклонения первой цифровой суммы обработки включается в первый сигнал ошибки, и цепь для вычисления энергии любого отклонения второй цифровой суммы от предписанной величины цифровой суммы обработки для одной из дорожек, которые записываются в текущий момент, результат вычисления энергии любого отклонения второй цифровой суммы включается во второй сигнал ошибки. 6. Устройство для записи цифрового сигнала по п.5, отличающееся тем, что генератор сигнала управления дополнительно содержит цепь для генерации треугольной волны предписанной первой частоты в качестве величины цифровой суммы обработки, когда каждая из первого набора дорожек записывается. 7. Устройство для записи цифрового сигнала по п.6, отличающееся тем, что генератор сигнала управления дополнительно содержит цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системой функции синусоидальной волны второй частоты и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для регенерации первого потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции синусоидальной волны второй частоты и перемножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации второго потока произведений; третью цепь аддитивного объединения первого и второго потоков произведений для генерации третьих результатов объединения; третий интегратор для интегрирования третьих результатов объединения совместно с исходной величиной интегрирования третьего интегратора так, чтобы сгенерировать выходной сигнал третьего интегратора; цепь для вычисления энергии выходного сигнала третьего интегратора, результат вычисления энергии выходного сигнала третьего интегратора включается в первый сигнал ошибки; четвертую цепь объединения для дифференцированного объединения первого и второго потоков произведений для генерации четвертых результатов объединения; четвертый интегратор для интегрирования четвертых результатов объединения совместно с исходной величиной интегрирования четвертого интегратора так, чтобы сгенерировать выходной сигнал четвертого интегратора, третья и четвертая исходные величины интегрирования остаются теми же и равными одному из выходных сигналов упомянутого третьего и четвертого интеграторов для слова канала, ранее выбранного для записи; цепь для вычисления энергии выходного сигнала четвертого интегратора, результат вычисления энергии выходного сигнала четвертого интегратора включается во второй сигнал ошибки; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны второй частоты и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для регенерации третьего потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны второй частоты и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации четвертого потока произведений; пятую цепь аддитивного объединения третьего и четвертого потоков произведений для генерации пятых результатов объединения; пятый интегратор для интегрирования пятых результатов объединения совместно с исходной величиной интегрирования пятого интегратора так, чтобы сгенерировать выходной сигнал пятого интегратора; цепь для вычисления энергии выходного сигнала пятого интегратора, результат вычисления энергии выходного сигнала пятого интегратора включается в первый сигнал ошибки; шестую цепь объединения для дифференцированного объединения третьего и второго потоков произведений для генерации шестых результатов объединения; шестой интегратор для интегрирования шестых результатов объединения совместно с исходной величиной интегрирования шестого интегратора так, чтобы сгенерировать выходной сигнал шестого интегратора, исходные величины интегрирования пятого и шестого интеграторов остаются теми же и равными одному из выходных сигналов пятого и шестого интеграторов для слова канала, ранее выбранного для записи, и цепь для вычисления энергии выходного сигнала шестого интегратора, результат вычисления энергии выходного сигнала шестого интегратора включается во второй сигнал ошибки. 8. Устройство записи цифрового сигнала по п.7, отличающееся тем, что генератор сигнала управления дополнительно содержит цепь генерации встречающихся четным образом последующих образцов системной функции прямоугольной волны первой частоты и объединяющую их с соответствующими единичными параметрами, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации первого потока сомножителей; цепь для генерации встречающихся нечетным образом последующих образцов системной функции прямоугольной волны первой частоты и объединяющую их с соответствующими единичными параметрами, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации второго потока сомножителей; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции синусоидальной волны первой частоты и умножающую их на соответствующие образцы первого потока сомножителей для генерации пятого потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции синусоидальной волны первой частоты и умножающую их на соответствующие образцы первого потока сомножителей для генерации шестого потока произведений; седьмую цепь аддитивного объединения пятого и шестого потоков произведений для генерации седьмых результатов объединения; седьмой интегратор для интегрирования седьмых результатов объединения совместно с исходной величиной интегрирования седьмого интегратора так, чтобы сгенерировать выходной сигнал седьмого интегратора; цепь для вычисления энергии выходного сигнала седьмого интегратора, результат вычисления энергии выходного сигнала седьмого интегратора включается в упомянутый первый сигнал ошибки; восьмую цепь для дифференцированного объединения пятых и шестых потоков произведений для генерации восьмых результатов объединения; восьмой интегратор для интегрирования восьмых результатов объединения совместно с исходной величиной интегрирования восьмого интегратора так, чтобы сгенерировать выходной сигнал восьмого интегратора, исходные величины седьмого и восьмого интеграторов остаются теми же и равными одного из выходных сигналов седьмого и восьмого интеграторов для слова канала, ранее выбранного для записи; цепь для вычисления энергии выходного сигнала восьмого интегратора, результат вычисления энергии выходного сигнала восьмого интегратора включается во второй сигнал ошибки; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны первой частоты и умножающую их на соответствующие образцы второго потока сомножителей для генерации седьмого потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны первой частоты и умножающую их на соответствующие образцы второго потока сомножителей для генерации восьмого потока произведений; девятую цепь аддитивного объединения седьмого и восьмого потоков произведений для генерации девятых результатов объединения; девятый интегратор для интегрирования девятых результатов объединения совместно с исходной величиной интегрирования девятого интегратора так, чтобы генерировать выходной сигнал девятого интегратора; цепь для вычисления энергии выходного сигнала девятого интегратора, причем результат вычисления энергии выходного сигнала девятого интегратора включается в первый сигнал ошибки; десятую цепь для дифференцированного объединения седьмого и восьмого потоков произведений для генерации десятых результатов объединения; десятый интегратор для интегрирования десятых результатов объединения совместно с исходной величиной интегрирования десятого интегратора так, чтобы сгенерировать выходной сигнал десятого интегратора, девятые и десятые исходные величины интегрирования остаются теми же и равными одному из выходных сигналов девятого и десятого интеграторов для слова канала, ранее выбранного для записи, и цепь для вычисления энергии выходного сигнала десятого интегратора, результат вычисления энергии выходного сигнала десятого интегратора включается во второй сигнал ошибки. 9. Устройство записи цифрового сигнала по п.6, отличающееся тем, что генератор сигнала управления дополнительно содержит цепь для генерации встречающихся четным образом последующих образцов системной функции прямоугольной волны первой частоты и объединяющая их с соответствующими единичными параметрами, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации первого потока сомножителей; цепь для генерации встречающихся нечетным образом последующих образцов системной функции прямоугольной волны первой частоты и объединяющую их с соответствующими единичными параметрами, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для регенерации второго потока сомножителей; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции синусоидальной волны первой частоты и умножающую их на соответствующие образцы первого потока сомножителей для генерации первого потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции синусоидальной волны первой частоты и умножающую их на соответствующие образцы первого потока сомножителей для генерации второго потока произведений; третью цепь аддитивного объединения первого и второго потоков произведений для генерации третьих результатов объединения; третий интегратор для интегрирования третьих результатов объединения совместно с исходной величиной интегрирования третьего интегратора так, чтобы сгенерировать выходной сигнал третьего интегратора; цепь для вычисления энергии выходного сигнала третьего интегратора, результат вычисления энергии выходного сигнала третьего интегратора включается в первый сигнал ошибки; четвертую цепь для дифференцированного объединения первых и вторых потоков произведений для генерации четвертых результатов объединения; четвертый интегратор для интегрирования четвертых результатов объединения совместно с исходной величиной интегрирования четвертого интегратора, чтобы сгенерировать выходной сигнал четвертого интегратора, третья и четвертая исходные величины интегрирования остаются теми же и равными одному из выходных сигналов третьего и четвертого интеграторов для слова канала, ранее выбранного для записи; цепь для вычисления энергии выходного сигнала четвертого интегратора, результат вычисления энергии выходного сигнала четвертого интегратора включается во второй сигнал ошибки; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны первой частоты и умножающую их на соответствующие образцы второго потока сомножителей для генерации третьего потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны первой частоты и умножающую их на соответствующие образцы второго потока сомножителей для генерации четвертого потока произведений; пятую цепь аддитивного объединения третьего и четвертого потоков произведений для генерации пятых результатов объединением; пятый интегратор для интегрирования пятых результатов объединения совместно с исходной величиной интегрирования пятого интегратора так, чтобы сгенерировать выходной сигнал пятого интегратора; цепь для вычисления энергии выходного сигнала пятого интегратора результат вычисления энергии выходного сигнала пятого интегратора включается в первый сигнал ошибки; шестую цепь для дифференцированного объединения третьего и четвертого потоков произведений для генерации шестых результатов объединения; шестой интегратор для интегрирования шестых результатов объединения совместно с исходной величиной интегрирования шестого интегратора, чтобы сгенерировать выходной сигнал шестого интегратора, пятые и шестые исходные величины интегрирования остаются теми же и равными одному из выходных сигналов пятого и шестого интеграторов для слова канала, ранее выбранного для записи, и цепь для вычисления энергии выходного сигнала шестого интегратора, результат вычисления энергии выходного сигнала шестого интегратора включается во второй сигнал ошибки. 10. Устройство записи цифрового сигнала по п.5, отличающееся тем, что генератор сигнала управления дополнительно содержит цепь для генерации первого и второго сигналов управления, которые генерируются в зависимости от того, был ли первый сигнал ошибки превышен по амплитуде вторым сигналом ошибки или нет; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции синусоидальной волны с частотой, имеющей минимальное значение и умножающей их на соответствующие единичные параметры, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации первого потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции синусоидальной волны с частотой, имеющей минимальное значение и умножающей их на соответствующие единичные параметры, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации второго потока произведений; третью цепь для аддитивного объединения первого и второго потоков произведения для генерации третьих результатов объединения; третий интегратор для интегрирования третьих результатов объединения совместно с исходной величиной интегрирования третьего интегратора так, чтобы сгенерировать выходной сигнал третьего интегратора; цепь для вычисления энергии выходного сигнала третьего интегратора, результат вычисления энергии выходного сигнала третьего интегратора включается в первый сигнал ошибки; четвертую цепь для дифференцированного объединения первого и второго потоков произведений для генерации четвертых результатов объединения; четвертый интегратор для интегрирования четвертых результатов объединения совместно с исходной величиной интегрирования четвертого интегратора, чтобы сгенерировать выходной сигнал четвертого интегратора, третьи и четвертые исходные величины интегрирования остаются теми же и равными одному из выходных сигналов третьего и четвертого интеграторов для слова канала, ранее выбранного для записи; цепь для вычисления энергии выходного сигнала четвертого интегратора, причем результат вычисления энергии выходного сигнала четвертого интегратора включается во второй сигнал ошибки; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны частоты с минимальным значением и умножающую их на соответствующие единичные параметры, полярности которых определяются битами, каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации третьего потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны частоты с минимальным значением и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации четвертого потока произведений; пятую цепь аддитивного объединения третьего и четвертого потоков произведений для генерации пятых результатов объединения; пятый интегратор для интегрирования пятых результатов объединения совместно с исходной величиной интегрирования пятого интегратора так, чтобы сгенерировать выходной сигнал пятого интегратора; цепь для вычисления энергии выходного сигнала пятого интегратора, результат вычисления энергии выходного сигнала пятого интегратора включается в первый сигнал ошибки; шестую цепь для дифференцированного объединения третьего и четвертого потоков произведений для генерации шестых результатов объединения; шестой интегратор для интегрирования шестых результатов объединения совместно с исходной величиной интегрирования шестого интегратора, чтобы сгенерировать выходной сигнал шестого интегратора, пятые и шестые исходные величины интегрирования остаются теми же и равными выходному сигналу одного из пятого и шестого интеграторов для слова канала, ранее выбранного для записи, и цепь для вычисления энергии выходного сигнала шестого интегратора, причем результат вычисления энергии выходного сигнала шестого интегратора включается во второй сигнал ошибки. 11. Устройство записи цифрового сигнала по п.1, отличающееся тем, что каждая из параллельных дорожек среды записи имеет исходную вторую часть дорожки, куда записывается предварительная информацию, имеет последующую первую часть дорожки, где записывается видеоинформация, имеет последующую четвертую часть дорожки, где записывается информация обработки, имеет конечную пятую часть дорожки, где записывается дополнительная информация, данные синхронизации записываются в начало соответствующих строк первой и третьей частей дорожек, куда записывается видео- и аудиоинформация, упомянутая информация обработки записывается в четвертую часть дорожки для управления схемой фазовой автоподстройки, используемой для определения бита в течение воспроизведения из среды записи.Описание изобретения к патенту
Изобретение относится к устройству для записи цифрового сигнала, записывающему раздельную без возвращения к нулю с обращением на ЕДИНИЦАХ (I-NRZI) модуляцию, которая содержит управляющие сигналы, применяемые для трекинга головки во время воспроизведения. Уровень техникиВ устройстве записи/воспроизведения таком, как видеомагнитофон, по мере отклонения головки от дорожки среды магнитной записи во время воспроизведения ухудшается сигнал, поступающий от головки, и возрастают ошибки. Это препятствует нормальному воспроизведению изображения, так что необходимо, чтобы головка точно следовала нужной дорожке. Другими словами, необходимо осуществлять трекинг головки. Для того, чтобы увеличить время записи в видеомагнитофонах с цифровой записью, предназначенных для домашнего пользования, дорожки делаются особенно узкими, что увеличивает необходимую для удовлетворительного воспроизведения изображения точность трекинга головки. Среди способов для определения ошибки трекинга головки или отклонения от идеального трекинга имеются способы, использующие различные ответные управляющие сигналы для последующих дорожек для облегчения сравнения перекрестных помех управляющих сигналов от предшествующих дорожек и последующей дорожки, которой наиболее точно следует головка, чтобы определить, в какую сторону отклоняется трекинг головки, в сторону предшествующей дорожки или в сторону последующей дорожки. Управляющие сигналы принимают форму пиков и провалов в частном спектре цифровых сигналов, записываемых на дорожки путем выборочной записи одной из двух типов раздельной без возврата к нулю с обращением на ЕДИНИЦАХ (I-NRZI) модуляции. Эта же информация предварительно кодируется в два параллельных во времени множества последовательно передаваемых слов канала, и слова канала, которые выбираются из одного или другого множества для управления I-NRZI модуляцией в течение записи, выбираются так, чтобы I-NRZI модуляция имела наименьшее отклонение от критерия управляющего сигнала для каждой записывающей дорожки. После окончания выбора слова канала активизируется информация предварительного кодирования, загруженная в предварительный кодер, который не генерировал выбранное слово канала для подтверждения заранее закодированной информации, загруженной в предварительный кодер, который генерировал выбранное слово канала. Это делается для обеспечения непрерывности процедур предварительного кодирования и процедур декодирования, следующих за I-NRZI модуляцией, восстановленной из среды записи в течение воспроизведения и демодуляции. После завершения выбора слова канала интеграторы в схеме для определения, какое слово канала должно быть выбрано, должны обновлять свое содержимое, чтобы отразить, какое слово канала было выбрано фактически для записи. Такие методы описаны в патенте США N 5142421, опубликованном 24 августа 1992 года на имя Kahlman (Кальман) и др., озаглавленном "УСТРОЙСТВО ДЛЯ ЗАПИСИ ЦИФРОВОГО ИНФОРМАЦИОННОГО СИГНАЛА НА НОСИТЕЛЬ ЗАПИСИ" и приведенном здесь в качестве ссылки. В этом патенте США N 5142421 осуществление I-NRZI модуляции осуществляется на основе последовательных битов. Это не пригодно для работы в магистральной линии связи, где слова канала, выбранные из предварительных кодеров последовательных битов, записываются в среду магнитной записи после некоторого фиксированного запаздывания для приспособления цепи выбора. После генерации соответствующей пары слов канала требуется некоторое время для выполнения процедуры принятия решения, которая определяет, которое из них будет записано. После процедуры принятия решения необходимо еще некоторое время для обновления загруженной в предварительные кодеры информации. Эти процедуры решения и обновления должны быть завершены до того, как будет возможна дальнейшая запись, так что запаздывания, вызванные этими процедурами решения и обновления, создают некоторые разрывы в непрерывном потоке битов по мере непрерывного тактирования способами синхронного тактирования. Соответственно, должна быть выделена память буфера первым пришел/первым ушел, которая может быть периодически считана до предварительных кодеров последовательных битов, и память буфера первым пришел/первым ушел, в которую можно осуществлять периодическую запись посредством выбранных слов канала и затем непрерывно считывать, должна быть предоставлена для слов канала, сгенерированных предварительными кодерами последовательных битов. Генерация сигналов тактирования для памяти буфера является в некоторой степени сложной, поэтому желательно избегать использования памяти буфера периодической записи и считывания. Заявка, озаглавленная "УСТРОЙСТВО ДЛЯ ЗАПИСИ ЦИФРОВОГО СИГНАЛА", поданная 7 июня 1995 года изобретателем по настоящей заявке, приведена здесь в качестве ссылки как не имеющей существенного отношения к делу. В этой заявке автор настоящего изобретения г-н Soon-Tae Kim описывает использование предварительных кодеров параллельных битов совместно с преобразователями параллельных битов в последовательные биты (P/S), для использования обработки в магистральной линии осуществленной I-NRZI модуляции и чтобы избавиться от необходимости в памяти буфера периодической записи или периодического чтения. Процедуры предварительного кодирования на начальных шагах осуществления I-NRZI модуляции в общем случае осуществляются путем применения первого и второго предварительных кодеров типа 2T для параллельной генерации пары множеств слов канала, из которых выбираются слова канала для записи. Как указали Kahlman и др., когда префиксы единичных битов присоединяются к информационным словам, предварительно закодированным вторым и первым предварительными кодерами 2T типа, то соответствующие места нечетных битов в соответствующих словах канала, которые они сгенерировали, одновременно являются битовыми дополнениями друг друга, а соответствующие места четных битов в этих словах канала остаются без изменения. Это свойство используется для уменьшения количества преобразований параллельных битов в последовательные, необходимых после первого и второго предварительных кодеров параллельных битов 2T типа, в определенном устройстве записи цифрового сигнала, описанном в одновременно изданной заявке изобретателя, указанной выше. В исполнениях изобретения, описанных здесь, это свойство используется для осуществления I-NRZI модуляции, используя одиночный предварительный кодер типа 2T для генерации первого из пары совместных слов канала и получения второго слова канала этой пары из первого путем битового дополнения его мест нечетных битов и сохраняя неизменными свои места четных битов. В частности, заманчиво использовать одиночный предварительный кодер 2T типа, когда предварительное кодирование выполняется на основе параллельных битов, в то время как имеется значительное количество вентилей исключающих ИЛИ и значительное количество битовых защелок в предварительном кодере параллельных битов 2T типа, как это описано в приведенной выше одновременно изданной заявке изобретателя. Сущность изобретения
Настоящее изобретение осуществлено в устройстве записи цифрового сигнала, которое осуществляет раздельно без возврата к нулю с обращением на ЕДИНИЦАХ (I-NRZI) модуляцию, используя одиночный предварительный кодер 2T типа. В предпочтительных исполнениях настоящего изобретения одиночным предварительным кодером 2T типа является тот, который осуществляет собственно кодирование каждого информационного слова на основе параллельных битов, для использования обработки в магистральной линии осуществляемой I-NRZI модуляции и для предотвращения необходимости использования памяти буфера для периодической записи или периодического считывания. В конкретных исполнениях настоящего изобретения, используемых для записи телевизионных сигналов, создаются условия для осуществления I-NRZI модулями, используя тот же самый предварительный кодер 2T типа для информации синхронизации и обработки, а также для видео- и аудиоинформации. Пилот-сигналы, вводимые в процессе записи видео- и аудиоинформации, продолжают свое воздействие посредством записи информации синхронизации и обработки. Устройство для записи цифрового сигнала, использующее для записи перемещающуюся без возврата к нулю с инверсией на ЕДИНИЦАХ (I-NRZI) модуляцию, содержит порт ввода для приема информационных слов с n-параллельными битами, n является четным положительным числом; предварительный кодер для кодирования информационных слов с (n+1)-параллельными битами, которые формируются путем ввода бита управления с заранее определенной величиной в каждое информационное слово с n-параллельными битами, предварительный кодер предназначен для создания первого из двух типов (n+1)-битовых слов канала раньше второго из двух типов (n+1)-битовых слов канала, которое вырабатывается, когда бит управления имеет противоположную битовую величину, сопряженную с величиной заранее определенного бита, предварительный кодер инициализируется в соответствии с первым сигналом управления; мультиплексор с временным разделением для выделения каждого слова канала (n+1)-параллельными битами, передаваемого от предварительного кодера в первую группу битов, биты которой должны быть преобразованы в дополнительные там, где заранее определенная битовая величина бита управления будет сопряженной по отношению к заранее определенной битовой величине, и во вторую битовую группу, биты которой должны оставаться неизменными, когда заранее определенная битовая величина бита управления будет сопряженной по отношению к заранее определенной битовой величине, для передачи первой и второй группы битов совместно; первый преобразователь параллельного в последовательное для генерации первого сигнала последовательных битов путем преобразования каждого слова канала с (n+1)-параллельными битами первого типа, передаваемого от предварительного кодера в слово канала с (n+1)-последовательными битами первого типа; второй преобразователь параллельного в последовательное для генерации второго сигнала с последовательными битами путем преобразования в дополнительные только битов из первой группы битов в слове канала с (n+1)-параллельными битами, передаваемого от предварительного кодера и затем преобразовав результирующее слово канала с (n+1)-параллельными битами второго типа в слово канала с (n+1)-последовательными битами второго типа; устройство записи на параллельных дорожках среды для записи (I-NRZI) модуляции в соответствии с I-NRZI кодом, который генерируется путем выбора выходного сигнала одного из преобразователей параллельного в последовательный и выходного сигнала второго преобразователя параллельно в последовательный, выбор должен осуществляться в ответ на второй сигнал управления; генератор сигнала управления, чувствительный к первым и вторым группам битов совместно передаваемых мультиплексором с временным разделением, для генерирования первых и вторых сигналов управления, первые и вторые сигналы управления генерируются так, чтобы указывать какие из первых и вторых сигналов последовательных битов должны быть выбраны для включения в код для того, чтобы минимизировать отклонение I-NRZI модуляции от спектральной характеристики, предписанной одной из дорожек, на которых ведется запись в текущий момент. Предварительный кодер является 2T предварительным кодером для I-NRZI кодирования (n+1)-битовых информационных слов, формируемых путем присоединения бита управления с заранее определенной битовой величиной к каждому информационному слову с параллельными битами в качестве соответствующего префиксного бита, (n+1)-битовые информационные слова формируются путем присоединения соответствующего НУЛЕВОГО префиксного бита к каждому информационному слову с n-параллельными битами. Кроме того, мультиплексор с временным разделением содержит третий преобразователь параллельного в последовательное для преобразования первой группы битов после выбора слова канала с (n+1)-параллельными битами упомянутого первого типа, передаваемого от предварительного кодера, в нечетные слова канала с последовательными битами и четвертый преобразователь параллельного в последовательное для преобразования второй группы битов, выбранных в качестве слова канала с (n+1)-параллельными битами первого типа, передаваемого от предварительного кодера в нечетные слова канала с последовательными битами. Генератор сигнала управления содержит цепь для генерации первого и второго сигнала управления, которая действует в зависимости от того, превысил ли второй сигнал ошибки сигнал первой ошибки по амплитуде или нет; первую цепь для аддитивного объединения единичных параметров, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, с другими одиночными параметрами, полярности которых определяются битами каждого четного слова канала с последовательными битами совместно передаваемого от мультиплексора с временным разделением, для генерации первых результатов объединения; первый интегратор для интегрирования первых результатов объединения совместно с исходной величиной интегрирования интегратора, для генерирования первого выходного сигнала интегратора, который равен величине первой цифровой сумме обработки, которая должна быть получена, если слово канала первого типа было выбрано следующим для записи; вторую цепь для дифференцированного объединения единичных параметров, полярности которых определяются битами, каждого нечетного слова канала, передаваемого от мультиплексора с временным разделением, с другими единичными параметрами, полярности которых определяются битами каждого четного слова канала с последовательными битами совместно передаваемого от мультиплексора с временным разделением, для генерации вторых результатов объединения; второй интегратор для интегрирования вторых результатов объединения совместно с исходной величиной интегрирования второго интегратора, чтобы таким образом генерировать выходной сигнал второго генератора, равный величине второй цифровой суммы обработки, которая будет получена, если слово канала второго типа будет выбрано следующим для записи, исходные величины первого и второго интеграторов остаются теми же и равны одному из выходных сигналов первого и второго интеграторов для слова канала, ранее выбранного для записи; цепь для вычисления энергии любого отклонения первой цифровой суммы обработки от предписанной величины цифровой суммы обработки для одной из дорожек, которые записываются в текущий момент, результат вычисления энергии любого отклонения первой цифровой суммы обработки включается в первый сигнал ошибки; и цепь для вычисления энергии любого отклонения второй цифровой суммы от предписанной величины цифровой суммы обработки для одной из дорожек, которые записываются в текущий момент, результат вычисления энергии любого отклонения второй цифровой суммы включается во второй сигнал ошибки. Генератор сигнала управления дополнительно содержит цепь для генерации треугольной волны предписанной первой частоты в качестве величины цифровой суммы обработки, когда каждая из первого набора дорожек записывается; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системой функции синусоидальной волны второй частоты и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением для генерации первого потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системой функции синусоидальной волны второй частоты и перемножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением для генерации второго потока произведений; третью цепь аддитивного объединения первого и второго потоков произведений для генерации третьих результатов объединения; третий интегратор для интегрирования третьих результатов объединения совместно с исходной величиной интегрирования третьего интегратора, так чтобы сгенерировать выходной сигнал третьего интегратора; цепь для вычисления энергии выходного сигнала третьего интегратора, результат вычисления энергии выходного сигнала третьего интегратора включается в первый сигнал ошибки; четвертую цепь объединения для дифференциального объединения первого и второго потоков произведений для генерации четвертых результатов объединения; четвертый интегратор для интегрирования четвертых результатов объединения совместно с исходной величиной интегрирования четвертого интегратора, так чтобы сгенерировать выходной сигнал четвертого интегратора, третья и четвертая исходные величины интегрирования остаются теми же и равными одному из выходных сигналов упомянутого третьего и четвертого интеграторов для слова канала, ранее выбранного для записи; цепь для вычисления энергии выходного сигнала четвертого интегратора, результат вычисления энергии выходного сигнала четвертого интегратора включается во второй сигнал ошибки; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны второй частоты и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации третьего потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны второй частоты и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации четвертого потока произведений; пятую цепь аддитивного объединения третьего и четвертого потоков произведений для генерации пятых результатов объединения; пятый интегратор для интегрирования пятых результатов объединения совместно с исходной величиной интегрирования пятого интегратора, так чтобы сгенерировать выходной сигнал пятого интегратора; цепь для вычисления энергии выходного сигнала пятого интегратора, результат вычисления энергии выходного сигнала пятого интегратора включается в первый сигнал ошибки; шестую цепь объединения для дифференцированного объединения третьего и второго потоков произведений для генерации шестых результатов объединения; шестой интегратор для интегрирования шестых результатов объединения совместно с исходной величиной шестого интегратора, так чтобы сгенерировать выходной сигнал шестого интегратора, исходные величины интегрирования пятого и шестого интеграторов остаются теми же и равными одному из выходных сигналов пятого и шестого интеграторов для слова канала, ранее выбранного для записи, и цепь для вычисления энергии выходного сигнала шестого интегратора, результат вычисления энергии выходного сигнала шестого интегратора включается во второй сигнал ошибки. Генератор сигнала управления дополнительно содержит цепь для генерации встречающихся четным образом последующих образцов системной функции прямоугольной волны первой частоты и объединяющую их с соответствующими единичными параметрами, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации первого потока сомножителей; цепь для генерации встречающихся нечетным образом последующих образцов системной функции прямоугольной волны первой частоты и объединяющую их с соответствующими единичными параметрами, полярности которых определяются битами, каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации второго потока сомножителей; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции синусоидальной волны первой частоты и умножающую их на соответствующие образцы первого потока сомножителей, для генерации пятого потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции синусоидальной волны первой частоты и умножающую их на соответствующие образцы первого потока сомножителей, для генерации шестого потока произведений; седьмую цепь аддитивного объединения пятого и шестого потоков произведений для генерации седьмых результатов объединения; седьмой интегратор для интегрирования седьмых результатов объединения совместно с исходной величиной интегрирования седьмого интегратора, так чтобы сгенерировать выходной сигнал седьмого интегратора; цепь для вычисления энергии выходного сигнала седьмого интегратора, результат вычисления энергии выходного сигнала седьмого интегратора включается в упомянутый первый сигнал ошибки; восьмую цепь для дифференциального объединения пятых и шестых потоков произведений для генерации восьмых результатов объединения; восьмой интегратор для интегрирования восьмых результатов объединения совместно с исходной величиной интегрирования восьмого интегратора, так чтобы сгенерировать выходной сигнал восьмого интегратора, исходные величины седьмого и восьмого интеграторов остаются теми же и равными одному из выходных сигналов седьмого и восьмого интеграторов для слова канала, ранее выбранного для записи; цепь для вычисления энергии выходного сигнала восьмого интегратора, результат вычисления энергии выходного сигнала восьмого интегратора включается во второй сигнал ошибки; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны первой частоты и умножающую их на соответствующие образцы второго потока сомножителей, для генерации седьмого потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны первой частоты и умножающую их на соответствующие образцы второго потока сомножителей для генерации восьмого потока произведений; девятую цепь для аддитивного объединения седьмого и восьмого потоков произведений для генерации девятых результатов объединения; девятый интегратор для интегрирования девятых результатов объединения совместно с исходной величиной интегрирования девятого интегратора, так чтобы генерировать выходной сигнал девятого интегратора; цепь для вычисления энергии выходного сигнала девятого интегратора, результат вычисления энергии выходного сигнала девятого интегратора включается в первый сигнал ошибки; десятую цепь для дифференцированного объединения седьмого и восьмого потоков произведений для генерации десятых результатов объединения; десятый интегратор для интегрирования десятых результатов объединения совместно с исходной величиной интегрирования десятого интегратора, так чтобы сгенерировать выходной сигнал десятого интегратора, девятые и десятые исходные величины интегрирования остаются теми же и равными одному из выходных сигналов девятого и десятого интегратора для слова канала, ранее выбранного для записи; и цепь для вычисления энергии выходного сигнала десятого интегратора, результат вычисления энергии выходного сигнала десятого интегратора включается во второй сигнал ошибки. Генератор сигнала управления дополнительно содержит цепь для генерации встречающихся четным образом последующих образцов системной функции прямоугольной волны первой частоты и объединяющую их с соответствующими единичными параметрами, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением для генерации первого потока сомножителей; цепь для генерации встречающихся нечетным образом последующих образцов системной функции прямоугольной волны первой частоты и объединяющую их с соответствующими единичными параметрами, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации второго потока сомножителей; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции синусоидальной волны первой частоты и умножающую их на соответствующие образцы первого потока сомножителей для генерации первого потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции синусоидальной волны первой частоты и умножающую их на соответствующие образцы первого потока сомножителей для генерации второго потока произведений; третью цепь для аддитивного объединения первого и второго потоков произведений для генерации третьих результатов объединения; третий интегратор для интегрирования третьих результатов объединения совместно с исходной величиной интегрирования третьего интегратора, так чтобы сгенерировать выходной сигнал третьего интегратора; цепь для вычисления энергии выходного сигнала третьего интегратора, результат вычисления энергии выходного сигнала третьего интегратора включается в первый сигнал ошибки; четвертую цепь для дифференцированного объединения первых и вторых потоков произведений для генерации четвертых результатов объединения; четвертый интегратор для интегрирования четвертых результатов объединения совместно с исходной величиной интегрирования четвертого интегратора, чтобы сгенерировать выходной сигнал четвертого интегратора, третья и четвертая исходные величины интегрирования остаются теми же и равными одному из выходных сигналов третьего и четвертого интеграторов для слова канала, ранее выбранного для записи; цепь для вычисления энергии выходного сигнала четвертого интегратора, результат вычисления энергии выходного сигнала четвертого интегратора включается во второй сигнал ошибки; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны первой частоты и умножающую их на соответствующие образцы второго потока сомножителей для генерации третьего потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны первой частоты и умножающую их на соответствующие образцы второго потока сомножителей для генерации четвертого потока произведений, пятую цепь для аддитивного объединения третьего и четвертого потоков произведений для генерации пятых результатов объединения; пятый интегратор для интегрирования пятых результатов объединения совместно с исходной величиной интегрирования пятого интегратора, так чтобы сгенерировать выходной сигнал пятого интегратора; цепь для вычисления энергии выходного сигнала пятого интегратора, результат вычисления энергии выходного сигнала пятого интегратора включается в первый сигнал ошибки; шестую цепь для дифференцированного объединения третьего и четвертого потоков произведений для генерации шестых результатов объединения; шестой интегратор для интегрирования шестых результатов объединения совместно с исходной величиной интегрирования шестого интегратора, чтобы сгенерировать выходной сигнал шестого интегратора, пятые и шестые исходные величины интегрирования остаются теми же и равными одному из выходных сигналов пятого и шестого интеграторов для слова канала, ранее выбранного для записи; и цепь для вычисления энергии выходного сигнала шестого интегратора, результат вычисления энергии выходного сигнала шестого интегратора включается во второй сигнал ошибки. Кроме того, генератор сигнала управления содержит цепь для генерации первого и второго сигналов управления, которые генерируются в зависимости от того, был ли первый сигнал ошибки превышен по амплитуде вторым сигналом ошибки или нет; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции синусоидальной волны с частотой, имеющей минимальное значение, и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации первого потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов даскретизированных данных системной функции синусоидальной волны частоты с минимальным значением и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации первого потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции синусоидальной волны частоты с минимальным значением и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора, с совместным временем, для генерации второго потока произведений; третью цепь для аддитивного объединения первого и второго потоков произведений для генерации третьих результатов объединения; третий интегратор для интегрирования третьих результатов объединения совместно с исходной величиной интегрирования третьего интегратора, чтобы сгенерировать выходной сигнал третьего интегратора; цепь для вычисления энергии выходного сигнала третьего интегратора, результат вычисления энергии выходного сигнала третьего интегратора включается в первый сигнал ошибки; четвертую цепь для дифференцированного объединения первого и второго потоков произведений для генерации четвертых результатов объединения; четвертый интегратор для интегрирования четвертых результатов объединения совместно с исходной величиной интегрирования четвертого интегратора, чтобы сгенерировать выходной сигнал четвертого интегратора, третьи и четвертые исходные величины интегрирования остаются теми же и равными одному из выходных сигналов третьего и четвертого интеграторов для слова канала, ранее выбранного для записи; цепь для вычисления энергии выходного сигнала четвертого интегратора, результат вычисления энергии выходного сигнала четвертого интегратора включается во второй сигнал ошибки; цепь для генерации встречающихся четным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны частоты с минимальным значением и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого четного слова канала с последовательными битами, передаваемого от мультиплексора с совместным временем, для генерации третьего потока произведений; цепь для генерации встречающихся нечетным образом последующих образцов дискретизированных данных системной функции косинусоидальной волны частоты с минимальным значением и умножающую их на соответствующие единичные параметры, полярности которых определяются битами каждого нечетного слова канала с последовательными битами, передаваемого от мультиплексора с временным разделением, для генерации четвертого потока произведений; пятую цепь объединения аддитивного объединения третьего и четвертого потоков произведений для генерации пятых результатов объединения; пятый интегратор для интегрирования пятых результатов объединения совместно с исходной величиной интегрирования пятого интегратора, чтобы сгенерировать выходной сигнал пятого интегратора; цепь для вычисления энергии выходного сигнала пятого интегратора, результат вычисления энергии выходного сигнала пятого интегратора включается в первый сигнал ошибки; шестую цепь для дифференцированного объединения третьего и четвертого потоков произведений для генерации шестых результатов объединения; шестой интегратор для интегрирования шестых результатов объединения совместно с исходной величиной интегрирования шестого интегратора, чтобы сгенерировать в выходной сигнал шестого интегратора, пятые и шестые исходные величины интегрирования остаются теми же и равными выходному сигналу одного из пятого и шестого интегратора для слова канала, ранее выбранного для записи; и цепь для вычисления энергии выходного сигнала шестого интегратора, результат вычисления энергии выходного сигнала шестого интегратора включается во второй сигнал ошибки. В устройстве каждая из параллельных дорожек среды для записи имеет исходную вторую часть дорожки, куда записывается предварительная информация, имеет последующую первую часть дорожки, где записывается видеоинформация, имеет последующую четвертую часть дорожки, где записывается информация обработки, имеет конечную пятую часть дорожки, где записывается заключительная информация; данные синхронизации записываются в начало соответствующих строк первой и третьей частей дорожек, куда записывается видео- и аудиоинформация; информационное слово данных обработки, записываемое в четвертую часть дорожки для управления схемой фазовой автоподстройки, используемой для определения бита в течение воспроизведения из среды записи, станут более очевидны после детального описания его предпочтительного исполнения со ссылкой на приложенные чертежи, на которых:
фиг. 1 изображает иллюстративный образец записи потока последовательных данных слов канала в смежные параллельные дорожки на поверхности среды магнитной записи;
фиг. 2A, 2B и 2C иллюстрируют спектр частот, связанный с образцом, показанным на фиг. 1;
фиг. 3 является блок-схемой известного устройства записи цифрового сигнала, описанной в патенте США N 5142421;
фиг. 4 является детальной диаграммой схемы части усовершенствованного генератора сигнала управления для устройства записи цифрового сигнала, показанного на фиг. 3;
фиг. 5 иллюстрирует один из частотных спектров образца потока последовательных данных слов канала, выбранных сигналом управления, сгенерированным генератором сигнала управления, показанным на фиг. 4;
фиг. 6 является диаграммой ранее известного образца дорожки используемого в настоящем изобретении;
фиг. 7 иллюстрирует содержимое информации, записываемой на единичную дорожку, показанную на фиг. 6;
фиг. 8 является блок-схемой устройства записи цифрового сигнала, использующего настоящее изобретение;
фиг. 9 является детальной блок-схемой цепи предварительного кодера, содержащегося в устройстве записи цифрового сигнала фиг. 8;
фиг. 10A-10I иллюстрируют образцы данных синхронизации и данных обработки;
фиг. 11 является детальной диаграммой цепи устройства ввода сигналов, показанного на фиг. 9:
фиг. 12A и 12B являются детальными диаграммами схем части предварительного кодера, показанного на фиг. 9;
фиг. 13 является детальной диаграммой схемы первого преобразователя параллельных в последовательные, показанного на фиг. 9;
фиг. 14 является детальной диаграммой схемы второго преобразователя параллельного в последовательное, показанного на фиг. 9;
фиг. 15A-15I иллюстрируют рабочие формы волн рабочего состояния для различных блоков, показанных на фиг. 8 и 9;
фиг. 16 является детальной диаграммой схемы генератора сигнала управления, показанного на фиг. 8;
фиг. 17A и фиг. 17B иллюстрируют сигнал треугольной волны, генерируемый генератором треугольной волны, который показан на фиг. 16;
фиг. 18A, 18B и 18C иллюстрируют сигнал синусоидальной волны и сигнал прямоугольной волны, используемые в генераторе сигнала управления фиг. 16;
фиг. 19A и 19B являются примерами таблицы синусов нечетных образцов и таблицы косинусов четных образцов для загрузки сигнала синусоидальной волны, показанной на фиг. 18A; и
фиг. 20A, 20B и 20C являются примерами альтернативного исполнения цепей, ограниченных четырехугольниками, обозначенными пунктирными линиями фиг. 16. Подробное описание изобретения
Фиг. 1 иллюстрирует как, для упрощения трекинга головки, устройство записи цифровой информации со спиральной разверткой записывает поток последовательных данных слов канала в три соответствующих спектральных образца F0, F1 и F2 на последовательных параллельных дорожках среды магнитной записи. По соглашению, дорожки показаны в укороченном виде и имеют большее отклонение от направления движения ленты, чем на самом деле. Пилот-сигналы появляются в спектре цифровых сигналов, записываемых в соответствии с последовательностью F0, F1, F0, F2, ... на соответствующих дорожках среды магнитной записи. Пилот-сигналы принимают форму провалов или пиков на заранее предписанных частотах, которые вводятся в частотную область спектральной энергии ответной реакции (преобразование Фурье) сигналов, записываемых на дорожки. Во время воспроизведения одной из таких дорожек конкретного образца устанавливается определенное отклонение области спектральной энергии ответной реакции для ожидаемых величин. Такие отклонения приписываются для извлечения цифровых сигналов из предыдущих и последующих дорожек, для того чтобы оценить относительную близость головки к предыдущей дорожке и к последующей дорожке, на основании чего может быть определена ошибка трекинга. Показанная последовательность образцов F0, F1, F2 является всего лишь примером, в то время как на практике количество образцов и последовательности для записи может отличаться от этой иллюстрации. Заявка США на изобретение N 5142421 описывает конкретный из этих вариантов. Фиг. 2A, 2B и 2C иллюстрируют спектр частот потоков данных последовательных битов слов канала, несущих образцы F0, F1 и F2, показанные на фиг. 1, соответствующим образом. В частотном спектре образца F0 имеются минимумы на частотах f1 и f2, где спектральная энергия относительно мала. В частотном спектре образца F1 имеется пилот-сигнал (пик) на частоте f1 = 1/2
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155123/960.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155123/960.gif)
цифровым записывающим устройством 14. Запаздывания 8.1 и 8.2 могут быть фиксированными запаздываниями с запасом скорости, обеспечиваемым после селектора 12; или в качестве альтернативы запаздывания 8.1 и 8.2 могут быть буферной памятью скорости типа первым пришел/первым обслужен (FIFO), что обеспечит необходимый запас скорости. Фиг. 4 является детальной диаграммой схемы усовершенствованного генератора сигнала управления для устройства записи цифрового сигнала фиг. 3, который работает для генерации последовательного потока данных слов канала с ответным частотным спектром, показанным на фиг. 5. Сравнивая со спектром образца F1, показанного на фиг. 2В, увидим, что в спектре, показанном на фиг. 5, имеются провалы с каждой стороны f1. Эти провалы указывают, что мощность шума спектра уменьшается вслед за частотой пилот-сигнала f1, что приводит к повышению отношения сигнал/шум для определения пилот-сигнала на частоте f1. Усовершенствованный генератор сигнала управления фиг. 4 отличается от того, который описан Kahiman и др., тем, что он содержит устройства отображения кода в арифметику 10.1 и 10.2. Устройство отображения кода в арифметику 10.1 преобразует ЕДИНИЦЫ и НУЛИ "положительного" информационного выходного сигнала предварительного кодера 6.1 в арифметические описания I-NRZI модуляции, которая осуществляет коммутацию отрицательных и положительных арифметических величин с одинаковыми амплитудами и не порождает постоянной составляющей. Устройство отображения кода в арифметику 10.2 по своей конструкции аналогично устройству отображения кода в арифметику 10.1. Преобразователь кода в арифметику 10.2 преобразует ЕДИНИЦЫ и НУЛИ "отрицательного" информационного выходного сигнала предварительного кодера 6.2 в арифметические описания I-NRZI модуляции, которая осуществляет коммутацию отрицательных и положительных арифметических величин одинаковой амплитуды и не порождает постоянную составляющую. В качестве примера, каждое из устройств отображения 10.1 и 10.2 может использовать ЕДИНИЦЫ и НУЛИ, передаваемые туда как изменяющийся битовый знак перед неизменной ЕДИНИЦЕЙ, так что модуляция описывается в терминах двоичной арифметики дополнений. Таблица для просмотра синусов/косинусов, загруженная в постоянное запоминающее устройство (ПЗУ), которое не показано, генерирует комплексный носитель частоты f1, имеющей угловую частоту
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
114, будет передан на сумматор 126 в качестве его второго слагаемого входного сигнала, на устройства вычитания 128, 176 и 200 в качестве их уменьшаемых входных сигналов, а также на устройства умножения 144 и 160 в качестве их перемножаемых входных сигналов, арифметические нули в течение оставшегося интервала слова канала последовательно передаются на сумматор 126 в качестве его второго слагаемого входного сигнала, на устройства вычитания 128, 176 и 200 в качестве их уменьшаемых входных сигналов, а также на устройства умножения 146 и 162 в качестве их перемножаемых входных сигналов. После того, как последний бит каждого нечетного слова канала, последовательно передаваемого от порта вывода 115 третьего P/S преобразователя 112, передается на сумматор 126 в качестве его первого слагаемого входного сигнала, на устройство вычитания 128 в качестве его вычитаемого входного сигнала, на устройства вычитания 182 и 204 в качестве их уменьшаемого входного сигнала, а также на устройства умножения 146 и 162 в качестве их перемножаемых входных сигналов, арифметические нули в течение оставшегося интервала слова канала последовательно передаются на сумматор 126 в качестве его слагаемого входного сигнала, на устройство вычитания 128 в качестве его вычитаемого входного сигнала, на устройства вычитания 182 и 204 в качестве их уменьшаемых входных сигналов, а также на устройства умножения 146 и 162 в качестве их перемножаемых входных сигналов. На фиг. 6 схема взвешенного суммирования 220 генерирует в качестве первого сигнала ошибки e1 взвешенную сумму соответствующих энергий отклонений от необходимых спектральных характеристик I-NRZI модуляции в предположении, что "положительное" информационное слово канала выбрано следующим для продолжения I-NRZI модуляции. Соответствующие энергии этих отклонений вычисляются схемами возведения в квадрат 140, 156, 172, 196 и 216. Схема взвешенного суммирования 222 генерирует в качестве второго сигнала ошибки e2 взвешенную сумму соответствующих энергий отклонений от необходимой спектральной характеристики I-NRZI модуляции в предположении, что "отрицательное" информационное слово канала выбрано следующим для продолжения I-NRZI модуляции. Соответствующие энергии этих отклонений вычисляются схемами возведения в квадрат 142, 158, 174, 198 и 218. Детектор (DET) 224 генерирует первый сигнал управления CS1 и второй сигнал управления CS2 в ответ на сравнение амплитуд первого сигнала ошибки e1 и второго сигнала ошибки e2. Суммарные выходные сигналы от сумматора 126 передаются на интегратор 130, который вычисляет цифровую сумму обработки всех слов канала, ранее выбранных для записи, и пару битов "положительного" информационного слова канала, которое рассматривается в текущий момент для записи. Устройство вычитания 134 сравнивает эту цифровую сумму обработки с предписанной функцией для записываемой дорожки, для определения любого отклонения от этой предписанной функции. Схема возведения в квадрат вычисляет энергию этого отклонения для использования в сети взвешенного суммирования 220. Выходные разностные сигналы от устройства вычитания 128 используются в интеграторе 132, который вычисляет цифровую сумму обработки всех слов канала, ранее выбранных для записи, и пары битов "отрицательного" информационного слова канала, рассматриваемого в текущий момент для записи. Устройство вычитания 138 сравнивает эту цифровую сумму обработки с предписанной функцией для дорожки, которая записывается, для обнаружения какого-либо отклонения от этой предписанной функции, а схема возведения в квадрат 142 вычисляет энергию этого отклонения для использования в сети взвешенного суммирования 222. Во время записи нулевого множества дорожек, записываемых по образцу F0, устройства вычитания 134 и 138 принимают арифметические нули своих соответствующих вычитаемых входных сигналов. Во время записи первого множества дорожек, записываемых по образцу F1, а также во время записи второго набора дорожек, записываемых по образцу F2, устройства вычитания 134 и 138 принимают в качестве своих соответствующих входных сигналов треугольную волну от генератора треугольной волны 136. Соответственно, дополнительно, для обеспечения подавления члена с нулевой частотой составляется конфигурация, содержащая элементы 126-142 для формирования пилотсигнала, имеющего пик на частоте f1 в течение записи первого набора дорожек и имеющего пик на частоте f2 в течение записи второго набора дорожек. Это делается в ответ на действие генератора треугольной волны 136 этой конфигурации, который генерирует треугольную волну, имеющую фундаментальную частоту f1 в течение записи первого множества дорожек, и генерирует треугольную волну, имеющую фундаментальную частоту f2 в течение записи второго множества дорожек. Генератор треугольной волны 136 обычно встраивается в ПЗУ, к которой последовательно обращаются в ответ на сигнал задающего генератора системы тактирования. Генератор треугольной волны 136 создается на основании ПЗУ и генерирует величину предписанной цифровой суммы (DSV) в соответствии с сигналом треугольной волны с частотой f1 (например, 1/90T), как показано на фиг. 17A, 8-битовые данные (например, 90A-90R) загружаются с 5-битным нулевым адресом через пятнадцать в таблице ПЗУ, как показано на фиг. 17В. Это позволяет формировать провал на частоте f=0 Гц (другими словами, постоянную составляющую DC), а пилот-сигнал может быть сформирован на частоте f1. В качестве альтернативы, пилот-сигнал может быть сформирован на частоте f2(=
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155123/960.gif)
В течение записи первого множества дорожек по образцу F1 составляется конфигурация, содержащая элементы 144-174, предназначенная для формирования провалов на частоте f2 =
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155123/960.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155123/960.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
Сумматор 148 суммирует произведения, полученные от устройств умножения 144 и 146, а результирующая сумма передается на интегратор 152, который указывает количество частот нежелательных провалов "мнимых" фаз, если I-NRZI код продолжается "положительным" информационным словом канала. Схема возведения в квадрат 156 вычисляет энергию частотных компонент этих нежелательных провалов для использования в сети взвешенного суммирования 220. Устройство вычитания объединяет произведения от устройства умножения 144 с отрицательными произведениями от устройства помножения 146, а результирующая сумма передается на интегратор 152, который указывает количество нежелательных частот провалов "мнимой" фазы, если I-NRZI код продолжается "отрицательным" информационным словом канала. Схема возведения в квадрат 158 вычисляет энергию частотного компонента нежелательного провала для использования в сети взвешенного суммирования 222. Сумматор 164 суммирует произведения от устройств умножения 160 и 162, а результирующая сумма передается на интегратор 168, который указывает количество нежелательных частот провалов "реальной" фазы, если I-NRZI код продолжается "положительным" информационным словом канала. Схема возведения в квадрат 172 сравнивает энергию частотного компонента этого нежелательного провала для использования в сети взвешенного суммирования 222. Устройство вычитания 166 объединяет произведения от устройства умножения 160 с отрицательными произведениями от устройства умножения 162, а результирующая сумма передается на интегратор 170, который указывает количество частот нежелательных провалов "реальной" фазы, если I-NRZI код продолжается "отрицательным" информационным словом канала. Схема возведения в квадрат 174 вычисляет энергию этого частного компонента нежелательного провала для использования в сети взвешенного суммирования 222. Во время записи первого множества дорожек по образцу F1 и во время записи второго множества дорожек по образцу F2 составляется конфигурация, содержащая элементы 176-218 для формирования провалов с каждой стороны пилот-сигнала. Генераторы прямоугольной волны 178 и 184 в этой конфигурации генерируют прямоугольные волны, имеющие фундаментальную частоту f1 во время записи первого множества дорожек, и генерируют прямоугольные волны, имеющие фундаментальную частоту f2 во время записи второго множества дорожек. Генераторы прямоугольных волн 178 и 184 могут быть встроены в ПЗУ, к которому происходит последовательное обращение в ответ на сигнал задающего генератора системы тактирования. Во время записи первого набора дорожек по образцу F1 создается конфигурация, содержащая элементы 176-218 для формирования провалов по обе стороны пилот-сигнала, имеющего частоту f1. Это делается в ответ на генерацию генератором прямоугольной волны 178 и 184, прямоугольных волн с фундаментальной частотой f1 и в ответ на прием устройствами умножения 180, 186, 202 и 206 функций дискретизированных данных e-sin
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
![устройство записи цифрового сигнала, патент № 2155388](/images/patents/316/2155142/969.gif)
Во время записи нулевых дорожек по образцу F0 устройства вычитания 176 и 182 в конфигурации, содержащей элементы 176-218, принимают арифметический ноль в качестве их вычитаемых входных сигналов раньше прямоугольных волн от генераторов прямоугольных волн 178 и 184. Конфигурация, содержащая элементы 176-218, соответствующим образом создается для формирования провала на одной из частот f1 и f2, а конфигурация, содержащая элементы 144-174, создается для формирования провалов на других частотах f1 и f2. Осуществляется подстройка взвешивания выходных сигналов от схем возведения в квадрат 196, 198, 216 и 218 в схемах взвешенного суммирования 220 и 222 для выравнивания провалов на частотах f1 и f2. Схема взвешенного суммирования 220 генерирует сигнал первой ошибки e1 в качестве взвешенной суммы соответствующих энергий отклонений от желаемой спектральной характеристики I-NRZI модуляции при условии, что "положительное" информационное слово канала выбрано следующим для продолжения I-NRZI модуляции; а схема взвешенного суммирования 222 генерирует сигнал первой ошибки e2 в качестве взвешенной суммы соответствующих энергий отклонений от желаемой спектральной характеристики I-NRZI модуляции при условии, что "отрицательное" информационное слово канала выбирается следующим для продолжения I-NRZI модуляции. Детектор (DET) 224 содержит компаратор, который выбирает наименьшую величину из сигналов ошибок e1 и e2. Этот компаратор может принимать форму устройства вычитания, которое принимает сигналы ошибок e1 и e2 с "0" битом знакового расширения в качестве ДВУХ дополнительных уменьшаемых и в качестве ПАРЫ дополнительных вычитаемых соответственно. Знаковый бит разностного выходного сигнала этого устройства вычитания загружается в битовую защелку для интервала одного слова канала, для передачи порту ввода 125 второго сигнала управления CS2, который управляет выбором селектора 122 для выбора либо "положительного" информационного либо "отрицательного" информационного слова канала для использования в записывающем устройстве 124 фиг. 8. Знаковый бит разностного выходного сигнала этого устройства вычитания также используется для формирования первого сигнала управления CS1, который передается от порта вывода 123 генератора сигнала управления 120 фиг. 16 на предварительный кодер 106 фиг. 8 и 9. Первый сигнал управления CS1 также используется генератором сигнала управления 120 для дальнейшей передачи на порты ввода сигнала управления соответствующих интеграторов. После того, как первый сигнал управления CS1 укажет, что "положительное" информационное слово канала было выбрано для записи, в ответ на импульс сброса, после окончания интервала слова канала, величины соответствующих интеграторов 132, 154, 170, 194 и 214 для 25- битового "отрицательного" информационного слова канала заменяются величинами, загруженными в соответствующие интеграторы 130, 152, 168, 192 и 212 в соответствии с 25-битовым "положительным" информационным словом канала. Когда первый сигнал управления CS1 укажет, что "отрицательное" информационное слово канала было выбрано для записи, то в ответ на импульс сброса, после окончания интервала слова канала, величины соответствующих интеграторов 130, 152, 168, 192 и 212 для 25-битового "положительного" информационного слова канала заменяются величинами, загруженными в соответствующие интеграторы 132, 154, 170, 194 и 214 в соответствии с 25-битовым "отрицательным" информационным словом канала. Фиг. 20А, 20B и 20C показывают альтернативные модификации, которые могут быть осуществлены над устройством фиг. 16 так, чтобы данные синхронизации и данные обработки могли бы быть I-NRZI закодированы после использования предварительного кодера 106 и без использования другого предварительного кодера. На фиг. 10B показаны результирующие NRZI закодированные данные, переданные от предварительного кодера 106, когда данные синхронизации, показанные на фиг. 10A, передаются на 2T предварительный кодер 106, в котором исходные величины устанавливаются равными "00". NRZI закодированные данные синхронизации, показанные на фиг. 10C, должны быть сгенерированы в ответ на данные синхронизации, показанные на фиг. 10A, предварительным кодером 2T, в котором начальная величина устанавливается равной "11". Вместо использования такого дополнительного 2T предварительного кодера, однако, NRZI закодированные данные, показанные на фиг. 10C, генерируются путем инвертирования или битового дополнения каждого и всех битов данных синхронизации, показанных на фиг. 10B, по мере поступления от предварительного кодера 106. На фиг. 10E показаны результирующие NRZI закодированные данные синхронизации, переданные от предварительного кодера 106 после того, как данные синхронизации, показанные на фиг. 10D, были переданы на предварительный кодер 2T 106, в котором исходная величина устанавливается равной "00". NRZI закодированные данные синхронизации, показанные на фиг. 10F, должны быть сгенерированы в ответ на генерацию данных синхронизации, показанных на фиг. 10D, 2T предварительным кодером, однако NRZI закодированные данные, показанные на фиг. 10F, генерируются путем инвертирования или битового дополнения каждого и всех битов данных синхронизации, показанных на фиг. 10E, по мере передачи от предварительного кодера 106. На фиг. 10H показаны результирующие NRZI закодированные данные обработки, переданные от предварительного кодера 106 после того, как данные обработки, показанные на фиг. 10.G, будут переданы на 2T предварительный кодер, в котором исходная величина установлена равной "00". NRZI закодированные данные обработки, показанные на фиг. 10I, должны быть сгенерированы в ответ на генерацию данных обработки, показанных на фиг. 10G, предварительным кодером 2T, в котором исходная величина установлена равной "11". Вместо использования такого дополнительного предварительного кодера 2T, однако, NRZI закодированные данные обработки, показанные на фиг. 10I, генерируются путем инвертирования или битового дополнения каждого и всех битов данных обработки, показанных на фиг. 10H, по мере поступления от предварительного кодера 106. То есть, необходимо осуществить битовое дополнение встречающихся четным образом битов, переданных от порта вывода 117 четвертого P/S преобразователя 114, а также встречающихся нечетным образом битов от порта вывода 115 третьего P/S преобразователя 112 для того, чтобы сгенерировать в предварительном кодере 106 код для выдачи I-NRZI закодированных на фиг. 10C или 10F. Аналогично, необходимо осуществить битовое дополнение битов, встречающихся четным образом, переданных от порта вывода 117 четвертого P/S преобразователя 114, а также битов, встречающихся нечетным образом, переданных от порта вывода 115 третьего P/S преобразователя 112 для того, чтобы сгенерировать в предварительном кодере 106 код для выдачи NRZI промодулированных данных обработки, показанных на фиг. 10I. На фиг. 20A показано альтернативное исполнение цепи, состоящей из элементов 126-132, ограниченных четырехугольником, обведенным пунктирной линией на фиг. 16, чтобы приспособить сигналы, переданные посредством портов вывода 115 и 117, в моменты времени, соответствующие данным синхронизации или данным обработки. Сумматор 230, устройство вычитания 232, интегратор 234 и интегратор 326 соответствуют сумматору 126, устройству вычитания 128, интегратору 130 и интегратору 132 фиг. 16. Усовершенствования фиг. 20A в цепи блока, состоящего из элементов 126-132, ограничены пунктирной линией на фиг. 16, аналогичные усовершенствования осуществлены на фиг. 16 для цепи блока, состоящего из элементов 148-154, ограниченных пунктирной линией, для цепи блока, состоящего из элементов 164-170, ограниченных пунктирной линией, для цепи блока, состоящего из элементов 188-194, ограниченных пунктирной линией, а также цепи блока, состоящего из элементов 208-214, ограниченных пунктирной линией. Устройство умножения 226 умножает на -1, каждый +1 или -1 член, описанный последующими битами четного слова канала, переданного от порта вывода 117 четвертого P/S преобразователя 114. Если сигнал управления синхронизацией/обработкой укажет, что имеющиеся входные данные являются либо данными синхронизации, либо данными обработки, то управляемый коммутатор 228 отвечает выбором выходного сигнала устройства умножения 226 в качестве уменьшаемого входного сигнала устройства вычитания 232. Это делает отрицательными арифметические величины битов, встречающиеся четным образом, переданные от порта вывода 114 четвертого P/S преобразователя 114, а также арифметические величины битов, встречающиеся нечетным образом, передаваемые от порта вывода 115 третьего P/S преобразователя 112, которые стали арифметическими под воздействием устройства вычитания 232. Разностный выходной сигнал от устройства вычитания 232, указывающий на арифметические величины NRZI закодированных данных синхронизации или обработки, должен быть закодирован предварительным кодером 2T, в котором исходные величины устанавливаются равными "11". Если сигнал синхронизации/обработки удовлетворяет тому условию, что указывает, что настоящие данные не являются ни данными синхронизации ни данными обработки, то управляемый коммутатор 228 осуществляет выбор +1 или -1 членов, описанных последующими битами четных слов канала, передаваемых от выходного порта 117 четвертого P/S преобразователя 114 на устройство вычитания 232 в качестве уменьшаемого выхода. Устройство вычитания 232 вычитает нечетные слова канала из выходного сигнала, выбранного управляемым коммутатором 228, а результирующий разностный сигнал остается таким же, как и ранее описанный в случае фиг. 16. В любом из режимов работы, которые описаны соответствующим образом в следующих двух параграфах, сумматор 230 добавляет +1 или -1 члены, описанные следующими битами нечетных слов канала, передаваемых от порта вывода 115 третьего P/S преобразователя 112 на смежные +1 или -1 члены, описываемые последующими битами четных слов канала, переданных от порта вывода 117 четвертого P/S преобразователя 114. Интегратор 234 накапливает результирующие суммы с величиной цифровой суммы ранее записанных I-NRZI кодов, энергия результата накопления интегратора 324 определяется возведением в квадрат и результат используется в сети взвешенного суммирования 220. Интегратор 236 накапливает разностные сигналы, полученные от устройства вычитания 232 с величиной цифровой суммы ранее записанных I-NRZI кодов, энергия результата накопления интегратора 236 определяется возведением в квадрат и результат передается в сеть взвешенного суммирования 222. На фиг. 20B показано альтернативное исполнение цепи элементов 126-132, ограниченных четырехугольником из пунктирной линии на фиг. 16, для приспосабливания сигналов, передаваемых посредством портов вывода 115 и 117 в моменты времени, соответствующие данным синхронизации или данным обработки. Сумматор 242, устройство вычитания 244, интегратор 250 и интегратор 252 соответствуют сумматору 126, устройству вычитания 128, интегратору 130 и интегратору 132 на фиг. 16. Там, где на фиг. 20B осуществлена модификация цепи элементов 126-132 блока, ограниченного пунктирной линией на фиг. 16, аналогичная модификация осуществлена на фиг. 16 в цепи элементов 148-154 блока, ограниченного пунктирной линией, в цепи элементов 164-170 блока, ограниченного пунктирной линией, цепи элементов 188-194 блока, ограниченного пунктирной линией, а также цепи элементов 208-214 блока, ограниченного пунктирной линией. Сумматор 242 прибавляет +1 или -1 члены, описываемые последующими битами нечетных слов канала, передаваемых от порта вывода 115 третьего P/S преобразователя 112 на смежные члены +1 или -1, описываемые последующими битами четных слов канала, которые передаются от порта вывода 117 четвертого P/S преобразователя 114. Интегратор 250 накапливает результирующие суммы совместно с величиной цифровой суммы ранее записанных I-NRZI кодов, энергия результата накопления интегратора 250 определяется путем возведения в квадрат и результат передается на сеть взвешенного суммирования 220. Устройство вычитания 244 принимает в качестве уменьшаемого входного сигнала +1 или -1 члены, описываемые последующими битами четных слов канала, передаваемых от порта вывода 117 четвертого P/S преобразователя 114. Устройство умножения 238 умножает на -1 каждый из +1 или -1 членов, описываемых последующими битами нечетных слов канала, передаваемых от порта вывода 115 третьего P/S преобразователя 112. Другое устройство умножения 246 умножает каждый выходной сигнал, полученный от устройства вычитания 244, на -1. Если сигнал управления синхронизацией/обработкой удовлетворяет тому условию, что указывает на то, что настоящие входные данные не являются ни данными синхронизации, ни данными обработки, то управляемый коммутатор 240 отвечает путем выбора нечетного слова канала, передаваемого от порта вывода 115 третьего P/S преобразователя 112, для использования в качестве вычитающего входного сигнала в устройстве вычитания 244, и управляемый коммутатор 248 отвечает выбором выходного сигнала устройства вычитания 244 для использования в интеграторе 252. Интегратор 252 накапливает выходные сигналы от управляемого коммутатора 248 совместно с величиной цифровой суммы ранее записанных I-NRZI кодов, энергия результата накопления интегратора 252 определяется путем возведения в квадрат и результат передается на сеть взвешенного суммирования 222. Во время воспроизведения выходным сигналом от управляемого коммутатора 248 воспроизведения выходного сигнала устройства вычитания 244 работа осуществляется аналогично тому, как это было описано для фиг. 16. Если сигнал управления синхронизацией/обработкой укажет, что настоящие выходные данные не являются ни данными синхронизации, ни данными обработки, то управляемый коммутатор 240 отвечает выбором выходного сигнала устройства умножения 238 в качестве вычитающего входного сигнала устройства вычитания 244. Это делает отрицательным арифметические величины битов, встречающихся нечетным образом, передаваемых от порта вывода 115 третьего P/S преобразователя 112, что приводит к работе устройства вычитания 244 как сумматора. Выходной сигнал от устройства вычитания 244 указывает на отрицательные из NRZI закодированных данных синхронизации или данных обработки, которые необходимо закодировать предварительным кодером 2T, в котором исходным величинам присваивается значение "11". Устройство умножения 246 умножает каждый выходной сигнал от устройства вычитания 244 на -1 для генерации арифметических величин NRZI закодированных данных синхронизации или данных обработки для кодирования предварительным кодером 2T, в котором исходным величинам присваивается значение "11". Управляемый коммутатор 248 отвечает сигналом управления синхронизацией/обработкой, указывая, что настоящие выходные данные являются либо данными синхронизации, либо данными обработки, путем выбора произведения из устройства умножения 246 для использования в качестве входного сигнала для интегратора 252. Таким образом, интегратор 252 накапливает арифметические величины NRZI закодированных данных синхронизации или данных обработки, которые должны быть закодированы предварительным кодером 2T, в котором исходным величинам приписывается значение "11", совместно с величиной цифровой суммы ранее записанных I-NRZI кодов. Энергия результата накапливания интегратора 252 определяется путем возведения в квадрат, а результат передается в сеть взвешенного суммирования 222. На фиг. 20C показано еще одно усовершенствование цепи элементов 126-132, ограниченных пунктирной линией фиг. 16, для приспосабливания сигналов, передаваемых посредством портов вывода 115 и 117 в моменты времени, соответствующие данным синхронизации или данным обработки. Сумматор 254, устройство вычитания 256, интегратор 262 и интегратор 264 соответствуют сумматору 126, устройству вычитания 128, интегратору 132 и интегратору 132 на фиг. 16. Аналогично тому, сделанному на фиг. 20C усовершенствованию для цепи элементов 126-132 блока, ограниченного пунктирной линией, усовершенствование сделано для цепи элементов 148-154 блока, ограниченного пунктирной линией на фиг. 16, а также для цепи элементов 164-170 блока, ограниченного пунктирной линией, цепи элементов 188-194 блока, ограниченного пунктирной линией, цепи элементов 208-214 блока, ограниченного пунктирной линией. Сумматор 254 добавляет +1 или -1 члены, описываемые последующими битами нечетных слов канала, которые передаются от порта вывода 115 третьего P/S преобразователя 112 к смежным членам +1 или -1, описываемым последующими битами четных слов канала, которые передаются от порта вывода 117 четвертого P/S преобразователя 114. Интегратор 262 накапливает результирующие суммы совместно с величиной суммы ранее записанных I-NRZI кодов, результат накопления энергии интегратором 262 определяется путем возведения в квадрат и результат передается в сеть взвешенного суммирования 220. Устройство вычитания 256 вычитает +1 или -1 члены, описываемые последующими битами нечетных слов канала, которые передаются от порта вывода 115 третьего P/S преобразователя 112 из смежных +1 или -1 членов, описываемых последующими битами четных слов канала, которые передаются от порта вывода 117 четвертого P/S преобразователя 114. Результирующие различия передаются от устройства вычитания 256 на управляемый коммутатор 260 в качестве первого из двух его входных сигналов, выбираемых одновременно в качестве выходного сигнала коммутатора 260, выходной сигнал которого передается на интегратор 264 в качестве его входного сигнала. Устройство умножения 258 умножает на -1 выходной сигнал выходной суммы, полученный от сумматора 254, результат должен использоваться в качестве второго входного сигнала управляемого коммутатора 260. Интегратор 264 накапливает выходные сигналы управляемого коммутатора 260 совместно с величиной цифровой суммы ранее записанных I-NRZI кодов, энергия результата накопления интегратором 264 определителя путем возведения в квадрат, а результат используется в сети взвешенного суммирования 222. Если сигнал управления синхронизацией/обработкой удовлетворяет тому условию, что указывает, что настоящие входные данные не являются ни данными синхронизации, ни данными обработки, то управляемый коммутатор 260 выбирает разности, передаваемые от сумматора 254 для использования в интеграторе 274, и дальнейшая работа осуществляется аналогично описанному для фиг. 16. Если сигнал управления синхронизацией/обработкой в предыдущих входных данных является либо данными синхронизации, либо данными обработки, то управляемый коммутатор 260 выбирает выходной сигнал устройства умножения 258 для использования в интеграторе 264. Интегратор 264 интегрирует ЕДИНИЦЫ, являющиеся дополнениями сигнала, интегрируемого интегратором 262. Другие альтернативные исполнения настоящего изобретения, дополнительно к тем, которые были описаны ранее, станут очевидными для лиц, знакомых с областью науки, связанной с проектированием цифровых записывающих устройств и знакомых с настоящим описанием; и желательно, чтобы такие альтернативные исполнения были рассмотрены в свете прилагаемых к этому изобретению формул изобретения. В качестве специфического примера, генератор треугольной волны 136 на фиг. 16 может быть заменен генератором треугольной волны, генерирующим сопряженную треугольную волну по отношению к той, которая генерируется генератором 136, а устройства вычитания 134 и 138 могут быть заменены соответствующими сумматорами без изменения порядка работы. В качестве дальнейшего специфического примера, генераторы прямоугольных волн 178 и 184 фиг. 16 могут быть заменены генераторами прямоугольных волн, которые генерируют сопряженные прямоугольные волны по отношению к прямоугольным волнам, которые генерируются генераторами 178 и 184, а устройства вычитания 176, 182, 200 и 204 могут быть заменены соответствующими сумматорами без изменения порядка работы. Способы оценки энергий отклонений на основании их абсолютных величин вместо того, чтобы возводить в квадрат отклонения, известны проектироващикам цифровой аппаратуры, а цепи, использующие такие способы, эквивалентны цепи возведения в квадрат, показанной на фиг. 16. Одиночный предварительный кодер генерирует "отрицательный" информационный NRZI код вместо генерирования "положительного" информационного NRZI кода в альтернативных исполнениях настоящего изобретения; а также сделаны соответствующие изменения в генераторе управления.
Класс G11B5/09 цифровая запись
Класс G06F7/00 Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных
Класс G06F7/22 устройства для сортировки или объединения данных от вычислительных машин на непрерывных носителях информации, например на лентах, барабанах, дисках