генератор с раздельной цифровой регулировкой частоты и фазы импульсов

Формула изобретения

1. Генератор с раздельной цифровой регулировкой частоты и фазы импульсов, содержащий мультифазный опорный генератор в виде инвертора, нагруженного на секционированную линию задержки, отводы которой, служащие опорными выходами мультифазного опорного генератора, подключены к информационным входам мультиплексора, отличающийся тем, что мультифазный опорный генератор, снабженный входами цифрового кода частоты и выходами цифрового кода числа рабочих фаз, дополнен соединенным с входами цифрового кода фазы фазовращателем, у которого опорные входы подключены к соответствующим опорным выходам мультифазного опорного генератора, входы цифрового кода числа рабочих фаз - к одноименным выходам цифрового кода числа рабочих фаз мультифазного опорного генератора, а выход служит выходом генератора с раздельной цифровой регулировкой частоты и фазы импульсов, при этом в мультифазном опорном генераторе выход мультиплексора соединен с входом инвертора и синхронизирующим входом регистра, выходы регистра служат выходами цифрового кода числа рабочих фаз, а его информационные входы подключены соответственно к адресным входам мультиплексора и выходам преобразователя цифрового кода частоты, первым входом присоединенного к первому отводу секционированной линии задержки, а оставшимися входами -к соответствующим входам цифрового кода частоты мультифазного опорного генератора.

2. Генератор с раздельной цифровой регулировкой частоты и фазы импульсов по п.1, отличающийся тем, что преобразователь цифрового кода частоты выполнен в виде упрощенного сумматора, вход переноса которого соединен с выходом элемента И, один вход которого является первым входом преобразователя цифрового кода частоты, а другой вместе с информационными входами упрощенного сумматора служит входами цифрового кода частоты.

3. Генератор с раздельной цифровой регулировкой частоты и фазы импульсов по п.2, отличающийся тем, что упрощенный сумматор выполнен в виде последовательно соединенных полусумматоров.

4. Генератор с раздельной цифровой регулировкой частоты и фазы импульсов по п. 1, отличающийся тем, что фазовращатель в нем содержит мультиплексор, информационные входы которого служат опорными входами фазовращателя, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом фазовращателя, и преобразователь цифрового кода фазы, у которого первая группа входов служит входами цифрового кода числа рабочих фаз, вторая группа входов - входами цифрового кода фазы, один выход соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого присоединен к выходу мультиплексора, а остальные выходы - с соответствующими адресными входами мультиплексора.

5. Генератор с раздельной цифровой регулировкой частоты и фазы импульсов по п.4, отличающийся тем, что преобразователь цифрового кода фазы состоит из сумматора, инвертора, элементов ИЛИ - НЕ и компаратора, причем выходы сумматора являются выходами преобразователя цифрового кода фазы, соединенными с соответствующими адресными входами мультиплексора фазовращателя, а выход инвертора подключен к входам переноса и старшего разряда первого слагаемого сумматора и является выходом преобразователя цифрового кода фазы, соединенным с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ фазовращателя, выход компаратора присоединен к входу инвертора и первым входам всех элементов ИЛИ - НЕ, вторые входы которых, соединенные с соответствующими входами первого сравниваемого числа компаратора, служат входами цифрового кода числа рабочих фаз, при этом входы второго слагаемого сумматора, объединенные с соответствующими входами второго сравниваемого числа компаратора, являются входами цифрового кода фазы фазовращателя.

Описание изобретения к патенту

Генераторы с электронной перестройкой частоты и фазы вырабатываемых импульсов применяются в системах связи и автоматического управления с частотной и фазовой модуляцией, в технике синхронизации и синтеза частот. Повышенной стабильностью и надежностью обладают генераторы с цифровым управлением. К таким генераторам относится, например, генератор переменной частоты на основе опорного генератора стабильной частоты, нагруженного на управляемый делитель частоты, снабженный блоком добавления/вычитания импульсов (Системы фазовой автоподстройки частоты с элементами дискретизации./ Шахгильдян В.В., Ляховкин А. А. , Карякин В.Л. и др. Под ред. В.В.Шахгильдяна. - М.: Связь, 1979, с. 156, рис.4.32). Однако устройства подобного типа рассчитаны на использование в относительно низкочастотном диапазоне информационных сигналов ввиду того, что их погрешность синхронизации не может быть меньше опорного периода.

Известен также генератор импульсов с цифровым регулированием фазы, входящий в состав устройства фазовой синхронизации по патенту ЕПВ N 0240232, кл. H 03 L 7/00. Данный аналог состоит из кварцевого генератора, подключенного к входу программируемой линии задержки, время задержки которой изменяется под управлением цифрового контроллера. Благодаря применению программируемой задержки шаг квантования фазы уменьшается до значения, определяемого элементарной секцией линии задержки. Недостаток известного устройства связан с отсутствием режима перестройки частоты импульсов, что ограничивает его функциональные возможности.

Сходный принцип цифровой перестройки фазы импульсов использован в цифровой петле фазовой автоподстройки по патенту ЕПВ N 0185779, кл. H 03 L 7/00, содержащей кварцевый гетеродин, нагруженный на секционированную цепь задержки, отводы которой подключены к информационным входам мультиплексора. Адрес мультиплексора определяет порядковый номер отвода цепи задержки, подключаемого к выходу мультиплексора, и, следовательно, фазу выходного импульса. В известном устройстве также не предусмотрено средств для регулирования частоты импульсов, что ограничивает возможности его применения.

Из известных аналогов наиболее близким по технической сущности к настоящему изобретению является устройство для синхронизации канала воспроизведения данных по авторскому свидетельству СССР N 1674245, кл. G 11 B 27/00, H 03 L 7/00, которое содержит мультифазный опорный генератор в виде инвертора, нагруженного на секционированную линию задержки, отводы которой, служащие сигнальными выходами мультифазного опорного генератора, подключены к информационным входам мультиплексора. Выход секционированной линии задержки в устройстве-прототипе подключен к входу инвертора.

Устройство-прототип обеспечивает цифровое регулирование фазы выходных импульсов. При неизменном инкременте цифрового кода фазы происходит и косвенное изменение частоты выходных импульсов. Однако диапазон регулирования частоты в этом устройстве узок, а раздельная цифровая регулировка частоты и фазы невозможна. Указанный недостаток сужает область применения прототипа.

Сущность изобретения

Целью настоящего изобретения является расширение функциональных возможностей устройства за счет раздельного цифрового регулирования частоты и фазы генерируемых импульсов.

Указанная цель достигается благодаря новому исполнению мультифазного опорного генератора и введению в устройство фазовращателя. Мультифазный опорный генератор подключен к входам цифрового кода частоты, а фазовращатель - к входам цифрового кода фазы. В соответствии с настоящим изобретением регулирование частоты производится изменением числа рабочих фаз в мультифазном опорном генераторе, а регулирование фазы выполняется фазовращателем путем выбора той или иной фазы мультифазного опорного генератора в качестве фазы выходного импульса. Для сопряженной работы фазовращателя и мультифазного опорного генератора они снабжены преобразователями цифровых кодов фазы и частоты соответственно. Отводы секционированной линии задержки в мультифазном опорном генераторе, образующие группу его опорных выходов, соединены с опорными входами фазовращателя, а выходы цифрового кода числа рабочих фаз мультифазного опорного генератора подключены к одноименным входам фазовращателя.

В мультифазном опорном генераторе на основе последовательно соединенных инвертора и секционированной линии задержки, отводами подключенной к соответствующим информационным входам мультиплексора, выход мультиплексора присоединен к входу инвертора. Дополнительно в мультифазный опорный генератор введен регистр, выходы которого служат выходами цифрового кода числа рабочих фаз, синхронизирующий вход соединен с выходом мультиплексора, а информационные входы вместе с соответствующими адресными входами мультиплексора подключены к соответствующим выходам преобразователя цифрового кода частоты. В свою очередь один вход преобразователя цифрового кода частоты соединен с первым отводом секционированной линии задержки, а остальные его входы служат входами цифрового кода частоты мультифазного опорного генератора.

В предпочтительном варианте исполнения входящий в мультифазный опорный генератор преобразователь цифрового кода частоты представляет собой упрощенный сумматор в виде последовательно соединенных полусумматоров. Он выполняет прибавление единицы к числу, а именно прибавляет содержимое младшего разряда цифрового кода частоты к содержимому всех старших его разрядов при уровне логической единицы на выходе инвертора. Для этого вход переноса упрощенного сумматора соединен с выходом элемента И, один вход которого соединен с первым отводом секционированной линии задержки, а другой - с входом младшего разряда цифрового кода частоты. Все старшие разряды цифрового кода частоты поступают на информационные входы упрощенного сумматора.

Фазовращатель в предпочтительном варианте исполнения включает мультиплексор, информационные входы которого служат опорными входами фазовращателя, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и преобразователь цифрового кода фазы. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является выходом фазовращателя и устройства в целом, а его входы присоединены соответственно к выходу мультиплексора и одному выходу преобразователя цифрового кода фазы, группа других выходов которого подключена к соответствующим адресным входам мультиплексора. Первая группа входов преобразователя цифрового кода фазы является входами цифрового кода числа рабочих фаз, а вторая группа его входов - входами цифрового кода фазы.

Входящий в фазовращатель преобразователь цифрового кода фазы корректирует код фазы в соответствии с числом рабочих фаз мультифазного опорного генератора. Если значение цифрового кода фазы оказывается больше значения цифрового кода числа опорных фаз, то преобразователь производит их вычитание с образованием сигнала заема. Преобразователь цифрового кода фазы состоит из многоразрядного сумматора, компаратора, инвертора и элементов ИЛИ-НЕ, причем выходы сумматора и инвертора составляют выходы преобразователя цифрового кода фазы. Кроме того, выход инвертора соединен с входом переноса сумматора и его входом старшего разряда первого слагаемого, вход инвертора, объединенный с первыми входами всех элементов ИЛИ-НЕ, подключен к выходу компаратора. Оставшиеся входы элементов ИЛИ-НЕ, объединенные с соответствующими входами первого сравниваемого числа компаратора, являются входами цифрового кода числа рабочих фаз фазовращателя. Входы второго слагаемого сумматора, объединенные с соответствующими входами второго сравниваемого числа компаратора, служат входами цифрового кода фазы фазовращателя.

Если цифровые коды частоты и фазы представлены n-разрядными двоичными числами, то мультиплексоры в мультифазном опорном генераторе и фазовращателе должны иметь по (n-1) адресных входов и 2^n-1 информационных входов, секционированная линия задержки должна состоять из 2^n-1 секций, упрощенный сумматор и регистр в мультифазном опорном генераторе выполняются (n-1)-разрядными, а компаратор и сумматор в фазовращателе - n-разрядными.

На фиг. 1 показана электрическая функциональная схема генератора с раздельной цифровой регулировкой частоты и фазы импульсов согласно настоящему изобретению.

На фиг. 2 изображены временные диаграммы сигналов, иллюстрирующие принцип действия устройства фиг. 1.

Сведения, подтверждающие возможность осуществления изобретения

Показанная на фиг. 1 схема устройства состоит из мультифазного опорного генератора 1 и фазовращателя 2. Входы мультифазного опорного генератора 1 соединены с входными зажимами 3 n-разрядного цифрового кода частоты, а входы фазовращателя - с входными зажимами 4 n-разрядного цифрового кода фазы.

Мультифазный опорный генератор 1 состоит из инвертора 5, нагруженного на секционированную линию 6 задержки, которая может быть электромагнитного типа с соответствующим согласованием по выходу или другого типа, например электронного типа в виде последовательной цепи из элементов задержки. Отводы линии 6 задержки подключены к информационным входам мультиплексора 7, через который замыкается цепь обратной связи инвертора 5. Выход мультиплексора 7 соединен также с синхронизирующим входом (n-1)-разрядного регистра 8, выходы которого служат выходами цифрового кода числа рабочих фаз мультифазного опорного генератора 1, а входы, объединенные с соответствующими адресными входами мультиплексора 7, подключены к выходам преобразователя 9 цифрового кода частоты. В свою очередь преобразователь 9 цифрового кода частоты включает упрощенный (n-1)-разрядный сумматор 10 и элемент 11 И, у которого выход соединен с входом переноса упрощенного сумматора 10, один вход соединен с первым отводом секционированной линии 6 задержки, а другой вход - с зажимом 3-1 младшего разряда цифрового кода частоты. Остальные зажимы 3-2, 3-3 и 3-4 цифрового кода частоты присоединены к оставшимся старшим входам преобразователя 9 цифрового кода частоты, каковыми служат информационные входы упрощенного сумматора 10. При наличии сигнала переноса упрощенный сумматор 10 прибавляет единицу к числу на своих информационных входах, т.е. прибавляет содержимое младшего разряда цифрового кода частоты к содержимому всех его старших разрядов в том случае, когда на первом отводе секционированной линии 6 задержки образуется высокий уровень логической единицы. Отводы секционированной линии 6 задержки служат опорными выходами мультифазного опорного генератора 1.

Фазовращатель 2 состоит из мультиплексора 12, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 и преобразователя 14 цифрового кода фазы. Мультиплексор 12, у которого информационные входы служат опорными входами фазовращателя 2, подключен своим выходом к одному входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, выход которого является выходом фазовращателя 2 и устройства в целом. Преобразователь 14 цифрового кода фазы путем преобразования кода фазы приводит фазовращатель 2 к модулю, задаваемому мультифазным опорным генератором 1 по его выходам цифрового кода числа фаз, и образует двоичное число, старший разряд которого передается на оставшийся вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, а младшие разряды - на соответствующие адресные входы мультиплексора 12.

Преобразователь 14 цифрового кода фазы одной группой входов соединен с выходами цифрового кода числа рабочих фаз мультифазного опорного генератора 1, а другой группой входов - с входными зажимами 4-1, 4-2, 4-3 и 4-4 цифрового кода фазы. Он содержит многоразрядный сумматор 15, компаратор 16, инвертор 17 и элементы 18 ИЛИ-НЕ. Выход инвертора 17, соединенный с входами переноса и старшего разряда первого слагаемого сумматора 15, а также выходы сумматора 15 служат выходами преобразователя 14 цифрового кода фазы. Входы элементов 18 ИЛИ-НЕ, объединенные с соответствующими входами первого сравниваемого числа компаратора 16, являются входами цифрового кода числа рабочих фаз. Выход компаратора 16 соединен с оставшимися входами всех элементов 18 ИЛИ-НЕ и входом инвертора 17, а его входы второго сравниваемого числа объединены с соответствующими входами второго слагаемого сумматора 15 и служат входами цифрового кода фазы.

Частота генерируемых импульсов в устройстве задается цифровым кодом, поступающим на зажимы 3. Двоичное число, соответствующее этому коду, определяет период импульсов в единицах элементарных времен задержки одной секции секционированной линии 6 задержки. Протяженность положительной полуволны в этом периоде в указанных единицах образуется упрощенным сумматором 10 путем прибавления содержимого младшего разряда кода на зажиме 3-1 к содержимому его старших разрядов на зажимах 3-2, 3-3, 3-4. Протяженность отрицательной полуволны в тех же единицах равна числу, содержащемуся в старших разрядах.

Генерирование импульсов в мультифазном опорном генераторе 1 происходит в следующем порядке (фиг. 2). Пусть цифровые коды частоты и фазы состоят из четырех разрядов, как это показано на фиг. 1 (n=4), и пусть, например, цифровой код частоты на зажимах 3-4, 3-3, 3-2 и 3-1 равен 1011, т.е. 11 в десятичной системе счисления. Так как инвертор 5 всегда замкнут по цепи обратной связи через один из отводов секционированной линии 6 задержки и мультиплексор 7, то импульсы на его выходе (диаграмма 19 на фиг. 2) генерируются постоянно. Во время появления уровня логической единицы на первом отводе секционированной линии 6 задержки (диаграмма 20 на фиг. 2) на вход переноса упрощенного сумматора 10 через элемент 11 И проходит содержимое младшего разряда кода частоты с зажима 3-1. В рассматриваемом примере содержимое этого разряда, равное 1, прибавляется в упрощенном сумматоре 10 к содержимому старших разрядов на зажимах 3-2, 3-3 и 3-4, которое в данном примере равно 101. Упрощенный сумматор 10 образует на своих выходах число 110, т.е. 6 в десятичной системе счисления. Поэтому мультиплексор 7 подключает к входу инвертора свой шестой информационный вход, или, что то же самое, шестой отвод секционированной линии 6 задержки. Диаграммы 20, 21, 22, 23, 24, 25 иллюстрируют прохождение импульса с выхода инвертора 5 через секционированную линию 6 задержки, показывая импульсы на отводах с номерами с первого по шестой. Когда уровень логической единицы достигает шестого отвода линии 6 задержки, то он через мультиплексор 7 проходит на вход инвертора 5. В результате уровень напряжения на выходе инвертора 5 меняется на нулевой, и уже этот уровень начинает распространяться по секционированной линии 6 задержки. Поскольку при этом элемент 11 И перестает фиксировать совпадение единиц на своих входах, то исчезает и сигнал переноса на входе переноса упрощенного сумматора 10. Следовательно, число на выходе упрощенного сумматора 10 становится меньше на единицу, т.е. становится равным содержимому старших разрядов цифрового кода частоты, которое в данном примере равно 101, т.е. 5 в десятичной системе счисления. Поэтому мультиплексор 7 подключает к входу инвертора 5 пятый отвод секционированной линии 6 задержки. Когда нулевой уровень напряжения достигает этого отвода, инвертор 5 изменяет свой выходной уровень напряжения на единичный и цикл работы мультифазного опорного генератора 1 повторяется.

Таким образом, длительность T₁ положительной полуволны и напряжения на выходе инвертора составит 6t, а отрицательной T₂ полуволны - 5t (диаграмма 19). Период импульсов равен T=T₁ + T₂=11t.

Всякий раз по окончании очередного импульса на выходе мультиплексора 7 в регистр 8 записывается число с выхода упрощенного сумматора 10, которое равно в рассматриваемом примере 110, т.е. 6 в десятичной системе счисления.

Пусть для определенности цифровой код фазы на зажимах 4-4, 4-3, 4-2 и 4-1 равен 1000, т.е. 8 в десятичной системе счисления. Тогда компаратор 16 в фазовращателе 2 фиксирует, что первое сравниваемое число, поступающее с выходов регистра 8, не больше числа, поступающего с входных зажимов 4 цифрового кода фазы, и формирует на своем выходе низкий уровень напряжения логического нуля. При этом на вход первого слагаемого сумматора 15 через элементы 18 ИЛИ-НЕ поступает поразрядная инверсия кода числа рабочих фаз с выходов регистра 8, на его вход второго слагаемого - цифровой код фазы с зажимов 4, а на его вход переноса - уровень логической единицы с выхода инвертора 17. Сумматор 15 складывает второе число с дополнительным кодом первого числа, т. е. вычитает первое число из второго. Поэтому на выходах сумматора 15, старший из которых не используется, образуется в рассматриваемом примере число 010, т.е. 2 в десятичной системе счисления. Мультиплексор 12 в фазовращателе 2 по адресу 010 пропускает на свой выход сигнал со второго отвода секционированной линии 6 задержки (сигнал 25, совпадающий по фазе с сигналом 21 на фиг. 2). Поскольку на второй вход элемента 13 ИСКЛЮЧАЮЩЕЕ ИЛИ с выхода инвертора 17 приходит логическая единица, то он инвертирует сигнал, имеющийся на его первом входе (диаграмма 26 на фиг. 2). В результате, как видно из фиг. 2, положительный фронт выходного сигнала 26, образующегося на выходе элемента 13 ИСКЛЮЧАЮЩЕЕ ИЛИ, оказывается задержанным относительно положительного фронта сигнала 19 на выходе инвертора 5 на 8 субинтервалов времени t, каждый из которых равен времени задержки одной секции линии 6 задержки.

Таким образом, частота выходных сигналов устройства равна f = 1/N_ft, а их фаза составляет = 2N/N_f, где N_f и N - цифровые коды частоты и фазы соответственно.