формирователь импульсной последовательности

Формула изобретения

Формирователь импульсной последовательности, содержащий генератор опорной частоты, первый счетчик импульсов, разрядные выходы которого соединены с адресными входами блока памяти, выходы которого соединены с информационными входами второго счетчика импульсов, элемент ИЛИ, первый вход которого подключен к первой входной шине, отличающийся тем, что в него введены третий счетчик импульсов и регистр сдвига, причем выход генератора опорной частоты соединен со счетным входом третьего счетчика импульсов и тактовым входом регистра сдвига, выход которого соединен с выходной шиной, второй вход элемента ИЛИ соединен с выходом заема второго счетчика импульсов и входом записи регистра сдвига, а выход - со счетным входом первого счетчика импульсов и входом записи второго счетчика импульсов, счетный вход которого соединен с выходом переноса третьего счетчика импульсов, входы установки в исходное положение регистра сдвига, первого и третьего счетчиков импульсов соединены с первой входной шиной, а вторая входная шина подключена к информационным входам регистра сдвига.

Описание изобретения к патенту

Изобретение относится к импульсной технике и может быть использовано в системах автоматического управления и контрольно-измерительных устройствах.

Известен генератор прямоугольных импульсов [1], содержащий генератор опорной частоты, выход которого соединен с первым входом элемента И, второй вход которого подключен к прямому выходу первого триггера, а выход соединен со счетным входом счетчика импульсов, информационные входы которого подключены к N выходам программного блока, а выход счетчика импульсов соединен с первым входом второго триггера, выходы которого подключены к выходным шинам, элемент ИЛИ и элемент НЕ, вход которого соединен с выходом элемента ИЛИ и входом записи счетчика импульсов, а выход элемента НЕ подключен к управляющему входу программного блока, (N+1)-й выход которого соединен с первым входом первого триггера, инверсный выход которого подключен к входу начальной установки программного блока и второму входу второго триггера, второй вход первого триггера соединен с управляющей шиной и первым входом элемента ИЛИ, второй вход которого подключен к выходу счетчика импульсов.

Недостатком данного устройства является необходимость большого объема ячеек памяти программного устройства и большая его разрядность в тех случаях, когда необходимо формировать короткие прямоугольные импульсы с большой скважностью их следования. Так при формировании импульсов с постоянной длительностью 1 мкс и с максимальным интервалом между импульсами 100000 мкс необходимо 17- разрядное ПЗУ.

Наиболее близким к предлагаемому является формирователь импульсной последовательности [2] , содержащий генератор опорной частоты, первый счетчик импульсов, разрядные выходы которого соединены с младшими адресными входами блока памяти, один из выходов которого подключен к выходной шине, при этом счетный вход первого счетчика импульсов соединен с входом записи и выходом переполнения второго счетчика импульсов, а выход переполнения первого счетчика импульсов подключен к первому входу элемента ИЛИ, второй вход которого соединен с первой входной шиной, а выход подключен к первому входу триггера, второй вход которого соединен со второй входной шиной, выход триггера подключен к входам предустановки счетчика импульсов, а другие выходы блока памяти соединены с информационными входами второго счетчика импульсов, счетный вход которого подключен к выходу генератора опорной частоты.

Недостатком данного устройства, так же как и предыдущего, является необходимость большого объема памяти при формировании коротких прямоугольных импульсов с большой скважностью их следования.

Задачей настоящего изобретения является создание генератора, лишенного вышеуказанного недостатка и позволяющего формирование коротких прямоугольных импульсов с большой скважностью их следования.

Поставленная задача решается за счет того, что в формирователь импульсной последовательности, содержащий генератор опорной частоты, первый счетчик импульсов, разрядные выходы которого соединены с адресными входами блока памяти, выходы которого соединены с информационными входами второго счетчика импульсов, элемент ИЛИ, первый вход которого подключен к первой входной шине, введены третий счетчик импульсов и регистр сдвига, причем выход генератора опорной частоты соединен со счетным входом третьего счетчика импульсов и тактовым входом регистра сдвига, выход которого соединен с выходной шиной, второй вход элемента ИЛИ соединен с выходом заема второго счетчика импульсов и входом записи регистра сдвига, а выход - со счетным входом первого счетчика импульсов и входом записи второго счетчика импульсов, счетный вход которого соединен с выходом переноса третьего счетчика импульсов, входы установки в исходное положение регистра сдвига, первого и третьего счетчиков импульсов соединены с первой входной шиной, а вторая входная шина подключена к информационным входам регистра сдвига.

На чертеже приведена структурная схема формирователя импульсной последовательности, где представлены: 1 - вторая входная шина, 2 - первая входная шина, 3 - генератор опорной частоты, 4 - регистр сдвига, 5 - третий счетчик импульсов, 6 - первый счетчик импульсов, 7- блок памяти, 8 - второй счетчик импульсов, 9 - элемент ИЛИ, 10 - выходная шина.

Разрядные выходы первого счетчика импульсов 6 соединены с адресными входами блока памяти 7, выходы которого соединены с информационными входами второго счетчика импульсов 8, первый вход элемента ИЛИ 9 подключен к первой входной шине 2, выход генератора опорной частоты 3 соединен со счетным входом третьего счетчика импульсов 5 и тактовым входом регистра сдвига 4, выход которого соединен с выходной шиной 10, второй вход элемента ИЛИ 9 соединен с выходом заема второго счетчика импульсов 8 и входом записи регистра сдвига 4, выход элемента ИЛИ 9 соединен со счетным входом первого 6 и входом записи второго 8 счетчика импульсов, счетный вход второго счетчика импульсов 8 соединен с выходом переноса третьего счетчика импульсов 5, входы установки в исходное положение регистра сдвига 4, первого 6 и третьего 5 счетчиков импульсов соединены с первой входной шиной 2, а вторая входная шина 1 подключена к информационным входам регистра сдвига 4.

Все устройства, входящие в описанную схему, могут быть выполнены на стандартных микросхемах, например серии 561, а блок памяти - на программируемой микросхеме 1623РТ1.

Устройство работает следующим образом.

В исходном состоянии на первой входной шине 2 присутствует сигнал логической "1", под действием которого запрещается работа первого 6 и третьего 5 счетчиков импульсов и установка их в нулевое состояние, обнуление и запрещение работы регистра сдвига 4, а также происходит запись во второй счетчик 8 первого временного интервала, хранящегося по нулевому адресу блока памяти 7 и определяющего момент появления на выходной шине 10 импульсов после установки на первой входной шине уровня логического "0". Кроме того, на второй входной шине 1 присутствует позиционный код, определяющий вид и длительность выходных импульсов.

При поступлении на первую входную шину 2 сигнала логического "0" разрешается работа всех счетчиков и регистра сдвига 4, а содержимое первого счетчика 6 по заднему фронту сигнала на его счетном входе увеличивается на единицу. Под действием импульсов с выхода генератора опорной частоты 3 происходит заполнение третьего счетчика 5, на выходе которого присутствуют импульсы с периодом следования T, равным T = MT_ог, где T_ог - период следования импульсов опорного генератора 3, а M - емкость третьего счетчика импульсов 5. Эти импульсы поступают на счетный вход второго счетчика импульсов 8.

При обнулении второго счетчика импульсов 8 через период времени, равный N₀MT_ог, где N₀ - код, хранящийся в блоке памяти по нулевому адресу и переписанный в счетчик 8, на выходе переноса его появляется импульс, под действием которого происходит запись в регистр сдвига кода, присутствующего на его информационных входах (на второй входной шине 1), а в счетчик 8 записывается код, присутствующий на выходе блока памяти 7 по его первому адресу. По заднему фронту этого сигнала содержимое первого счетчика 6 увеличивается на единицу. Под действием импульсов с выхода генератора опорной частоты 3 информация, записанная в регистр сдвига 4 начинает поступать на выходную шину 10. Так, если в регистр сдвига был записан код 00001110, то на выходной шине будет присутствовать импульс с длительностью, равной 3-T_ог, а если в регистр сдвига был записан код 10100110, то на выходной шине будет сформирована короткая пачка трех импульсов, длительность первого из которых равна 2T_ог, интервал между первым и вторым равен 2T_ог, длительность второго импульса равна T_ог, длительность третьего - T_ог, и интервал между вторым и третьим импульсами - T_ог.

При обнулении счетчика 8 через промежуток времени T₃ = N₁MT_ог, где N₁ - код, записанный в блоке памяти по первому адресу, на выходе переноса второго счетчика появляется импульс, под действием которого происходит запись в регистр сдвига кода, присутствующего на его информационных входах, и процесс формирования импульсов повторяется.

В предлагаемом устройстве разрядность ПЗУ не зависит от длительности формируемых импульсов, а определяется лишь шагом перестройки интервала между импульсами и величиной этого интервала, а объем ПЗУ определяется числом формируемых импульсов.

Введение в формирователь третьего счетчика импульсов и регистра сдвига позволило при формировании коротких импульсов с большой скважностью их следования существенно сократить объем программного устройства.

Источники информации

1. Авторское свидетельство СССР N 949786, кл. H 03 K 3/72, 1980.

2. Авторское свидетельство СССР N 1529421, кл. H 03 K 3/64, 1989.