приемник последовательных многочастотных сигналов

Формула изобретения

1. Приемник последовательных многочастотных сигналов, содержащий набор квадратурных корреляторов, формирователь квадратур, формирователь порогового сигнала, решающий блок, генератор тактовых импульсов, генератор псевдослучайных перестановок, первый и второй входы которого соединены соответственно с первым и вторым выходами генератора тактовых импульсов, датчик опорных частот, вход которого соединен с вторым выходом генератора тактовых импульсов, входной блок, подключенный выходом к параллельно соединенным по входу квадратурным корреляторам, состоящим каждый из двух цепочек последовательно соединенных перемножителя, интегратора и блока формирования модуля, и сумматора, при этом первые входы перемножителей объединены и являются входом квадратурного коррелятора, вторые входы перемножителей и интеграторов соединены соответственно с выходами формирователя квадратур и первым дополнительным входом решающего блока, а выход сумматора, являющийся выходом квадратурного коррелятора, подключен, за исключением первого коррелятора, к соответствующему информационному входу решающего блока, выход которого является выходом приемника, отличающийся тем, что введены мультиплексоры, сигнальные входы которых соединены с выходом датчика опорных частот, переключатель режимов, элементы которого содержат две переключаемые цепи, одна из которых находится в замкнутом, другая - в разомкнутом состоянии, формирователь адаптивного порогового напряжения, первый вход которого через замкнутую цепь элемента переключателя режимов соединен с выходом первого квадратурного коррелятора, а второй вход и выход подключены соответственно к второму выходу генератора тактовых импульсов и второму дополнительному входу решающего блока, блок задержки, первый и второй входы которого соединены соответственно с вторым и третьим выходами генератора тактовых импульсов, блок сопряжения, первый и второй входы которого соединены соответственно со вторым выходом генератора тактовых импульсов и выходом генератора псевдослучайных перестановок, преобразователь последовательного кода в параллельный код, состоящий из набора последовательно-параллельных регистров, информационный вход и последний выход первого регистра которого соединен соответственно с первым выходом блока сопряжения и информационным входом второго регистра, а информационный вход и последний выход второго и остальных регистров соединены соответственно через замкнутые и разомкнутые цепи элементов переключателя режимов между собой и информационным входом последующего регистра, запоминающее устройство, состоящее из набора регистров, информационные входы и выходы которых соединены соответственно с выходами последовательно-параллельных регистров преобразователя последовательного кода в параллельный код и управляющими входами мультиплексоров, тактовые входы первого и второго регистров подключены к второму выходу генератора тактовых импульсов, а тактовые входы третьего и остальных регистров соединены через замкнутые цепи элементов переключателя режимов соответственно с первым и последующими выходами блока задержки, причем через разомкнутые цепи этих же элементов переключателя режимов тактовый вход второго регистра и остальных регистров соединен с тактовым входом последующего регистра, делители частоты, входы и выходы которых соединены соответственно с выходами мультиплексоров и входами формирователя квадратур, формирователь тактов, первый и второй входы которого соединены соответственно с четвертым выходом генератора тактовых импульсов и вторым выходом блока сопряжения, а выход соединен с объединенными тактовыми входами последовательно-параллельных регистров преобразователя последовательного кода в параллельный код, формирователь команд режимов, первый вход и выход которого соединены соответственно через разомкнутую цепь элемента переключателя режимов с вторыми входами интеграторов квадратурных корреляторов и третьим входом формирователя тактов, и блок управляемой задержки, вход и выход которого соединены соответственно с вторым входом формирователя команд режимов и входом генератора тактовых импульсов, при этом пятый и шестой выходы генератора тактовых импульсов через замкнутую и разомкнутую цепи элемента переключателя режимов, выходы которых объединены, соединены с вторыми входами интеграторов квадратурных корреляторов, выход первого квадратурного коррелятора через разомкнутую цепь элемента переключателя режимов соединен с первым входом решающего блока, третий и четвертый входы формирователя адаптивного порогового напряжения соединены соответственно с выходом формирователя порогового сигнала и первым дополнительным входом решающего блока, выход которого соединен с входом блока управляемой задержки, а выход формирователя команд режимов соединен непосредственно и через элемент НЕ с сигнальными входами переключателя режимов, кроме того, в каждом квадратурном корреляторе введены блок сравнения, коммутатор и блок умножения на константу, при этом первые и вторые входы блока сравнения и коммутатора соответственно объединены и подключены к выходам блоков формирования модуля, а выход блока сравнения соединен с третьим входом коммутатора, выходы которого соединены, один непосредственно, другой - через блок умножения на константу с входами сумматора.

2. Приемник последовательных многочастотных сигналов по п.1, отличающийся тем, что формирователь адаптивного порогового напряжения содержит два регистра, блок сравнения и перемножитель, причем информационный вход первого регистра, объединенные тактовые входы первого и второго регистров и установочный вход второго регистра являются соответственно первым, вторым и четвертым входами формирователя адаптивного порогового напряжения, первые выходы регистров соединены с входами блока сравнения, выход которого соединен с вторым входом первого регистра, а второй вход и второй выход второго регистра соединены соответственно с вторым выходом первого регистра и первым входом перемножителя, второй вход и выход которого являются соответственно третьим входом и выходом формирователя адаптивного порогового напряжения.

3. Приемник последовательных многочастотных сигналов по п.1, отличающийся тем, что блок задержки содержит счетчик, установочный и информационный входы которого являются соответственно первым и вторым входами блока задержки, и регистр сдвига, выходы которого являются выходами блока задержки, причем тактовый и информационный входы регистра сдвига соединены соответственно с выходом и установочным входом счетчика.

4. Приемник последовательных многочастотных сигналов по п.1, отличающийся тем, что формирователь тактов содержит счетчик и три элемента ИЛИ, причем выход счетчика через последовательно соединенные первый, второй и третий элементы ИЛИ подключен к своему информационному входу, установочный вход счетчика и второй вход первого элемента ИЛИ объединены и являются вторым входом формирователя тактов, вторые входы второго и третьего элементов ИЛИ являются соответственно первым и третьим входами формирователя тактов, а выход второго элемента ИЛИ является выходом формирователя тактов.

5. Приемник последовательных многочастотных сигналов по п.1, отличающийся тем, что формирователь команд режимов содержит счетчик, D-триггер с установкой в нуль и элемент ИЛИ, причем выход счетчика соединен с первым входом D-триггера с установкой в нуль, второй вход которого соединен с источником фиксированного напряжения, а через элемент ИЛИ, второй вход которого соединен с источником фиксированного напряжения, подключен к собственному установочному входу, при этом информационный вход счетчика, третий вход и выход D-триггера с установкой в нуль являются соответственно первым, вторым входами и выходом формирователя команд режимов.

Описание изобретения к патенту

Изобретение относится к радиосвязи, в частности, может быть использовано для приема дискретной информации широкополосными системами с последовательными многочастотными сигналами.

Известны приемники с последовательными многочастотными (ПМЧ) сигналами, называемыми также дискретными частотно-модулированными (манипулированными) сигналами (см., например. Окунев ML Б., Яковлев Л.А. Широкополосные системы связи с составными сигналами. -М.: Связь, 1968, с. 13, рис. 1.6; Тузов Г. И. Статистическая теория приема сложных сигналов. -М.: Сов.радио, 1977, с. 66, рис. 2.8; Чердынцев В.A. Проектирование радиотехнических систем со сложными сигналами. -Минск: Высшая школа, 1979, с. 18, рис. 22; Тузов Г.И. и др. Помехозащищенность радиосистем со сложными сигналами. -М.: Радио и связь, 1985, с. 34, рис. 2.6. Журавлев В. И. Поиск и синхронизация в широкополосных системах. -М.: Радио и связь, 1986, с. 6, рис. 1.3).

Известны также приемники, в квадратурных каналах которых операция детектирования заменена упрощенной операцией суммирования модулей квадратур (cм., например, Митяшев В.Н. О помехоустойчивости двух способов приема импульсных сигналов. Радиотехника и электроника, 1961, N.5, 706-715; Изделие P-694. Техническое описание. ЦЛ2.003.127 ТО, кн.1, 1987. Омский НИИ приборостроения).

Из известных приемников наиболее близким по совокупности существенных признаков и достигаемому при его использовании эффекту является приемник последовательных многочастотных сигналов, описанный в кн. Варакин Л.Е. Системы связи с шумоподобными сигналами. -М: Радио и связь, 1985, с.19, рис.1.11. Это устройство, вместе с упрощенными квадратурными каналами (прототип), содержит набор квадратурных корреляторов, формирователь квадратур, формирователь порогового сигнала, решающие устройство, коммутатор, частотный модулятор, генератор тактовых импульсов (ТИ), генератор псевдослучайных перестановок (ПСПЕР), первый и второй входы которого соединены соответственно с первым и вторым выходом генератора ТИ, датчик опорных частот, вход которого соединен с вторым выходом генератора ТИ, а выход подключен к сигнальному входу коммутатора, управляющий вход и выход которого соединен соответственно с выходом генератора ПСПЕР и входом частотного модулятора, входной блок, выход которого подключен к входам квадратурных корреляторов, выходы которых соединены с информационными входами решающего блока, выход которого является выходом устройства, при этом каждый квадратурный коррелятор состоит из двух цепочек последовательно соединенных перемножителя, интегратора и блока формирования модуля, подключенных к входам сумматора, выход которого является выходом квадратурного коррелятора, причем первые входы перемножителей объединены и являются входом квадратурного коррелятора, вторые входы перемножителей и интеграторов соединены соответственно с выходами формирователя квадратур и третьим выходом генератора ТИ, а также первым дополнительным входом решающего блока, второй дополнительный вход которого соединен с выходом формирователя порогового сигнала.

Структурная схема приемника прототипа представлена на фиг.1, где

1 - входной блок,

2-1,...,2-P - квадратурные корреляторы,

2-1-1, 2-1-4 - перемножители,

2-1-2, 2-1-5 - интеграторы,

2-1-3, 2-1-6 - блоки формирования модуля,

2-1-7 - сумматор,

3 - генератор тактовых импульсов (ТИ),

4 - генератор псевдослучайных перестановок (ПСПЕР),

5 - датчик опорных частот,

6 (6-1,...,6-P) - формирователь квадратур,

7 - формирователь порогового сигнала,

8 - решающий блок,

9 - коммутатор,

10 (10-1,...,10-P) - частотный модулятор,

Прием и передача (которую рассмотрим для более ясного понимания работы приемника) последовательных многочастотных (ПМЧ) сигналов осуществляется следующим образом.

На передающей стороне генератором псевдослучайных перестановок (идентичным генератору ПСПЕР 4 приемника прототипа), за длительность T ПМЧ сигнала вырабатывается М различных K-разрядных (2^К=М) чисел (псевдослучайная перестановка из М чисел), которые последовательно во времени, с тактом ( = T/М) по К адресным цепям поступают на вход коммутатора (идентичного коммутатору 9), на информационные входы которого от датчика (идентичного датчику 5) подается сетка из М опорных частот, получаемых, например, путем деления одной опорной частоты. Коммутатор, в зависимости от того, какой код (текущее значение псевдослучайной перестановки) поступил на его адресные входы, разрешает прохождение сигнала на вход информационного модулятора от одного из М выходов датчика опорных частот. В информационном модуляторе входной сигнал манипулируется поступающими по Д (Д К) цепям от датчика информации символами дискретного сообщения, скажем символами 0 или 1, если информационная последовательность от датчика информации является двоичной, или символами 0,1,...,P-1, если информационная последовательность P-ичная (P=2^Д, P М). В первом случае, при информационном символе 0 кодовая последовательность, определяющая порядок смены частот ПМЧ сигнала, проходит информационный модулятор без изменений, при информационном символе 1 инвертируется, т.е. в информационном модуляторе информационная последовательность суммируется по модулю 2 с кодовой последовательностью с выхода коммутаторы. Во втором случае (при P-ичной информационной последовательности) в информационном модуляторе производится суммирование по модулю P последовательностей, поступающих на его входы. Таким образом, если a1, a2,...,aM - псевдослучайная перестановка, вырабатываемая генератором псевдослучайных перестановок за время T (длительность ПМЧ сигнала), то в информационном модуляторе осуществляются операции:

для передачи символа 0 - a1 0,..., aM 0,

символа 1 - a1 1,..., aM 1 и т.д.

где - суммирование по модулю P.

Промодулированная в информационном модуляторе кодовая последовательность, определяющая порядок переключения частот в ПМЧ сигнале, поступает на вход генератора, вырабатывающего элементарное колебание ПМЧ сигнала, которое усиливается по мощности и излучается антенной.

На приемной стороне сигнал, принятый антенной, усиливается, подвергается предварительной фильтрации во входном блоке 1 и поступает на входы квадратурных корреляторов 2-1,...,2-P (P=2^Д) ПМЧ сигналов, на другие входы которых с частотного модулятора 10 через формирователь 6 квадратур (синфазной и квадратурной компонент) поступают сдвинутые на дискретное число позиций сигналы датчика 5 опорных частот, переключаемые коммутатором 9 по сигналам от генератора 4 ПСПЕР, синхронизированного с генератором ПСПЕР на передающей стороне. На квадратурный коррелятор 2-1 сигнал с выхода частотного модулятора 10 подается, например, с нулевым сдвигом, на коррелятор 2-2 - со сдвигом на одну позицию, на коррелятор 2-3 - на 2 позиции и т.д. Таким образом, квадратурные корреляторы по сигналу от генератора 4 ПСПЕР настраиваются последовательно во времени на частоты элементарных колебаний излученного ПМЧ сигнала, причем первый коррелятор 2-1 настраивается в точности на те частоты, которые задаются генератором 4, второй коррелятор 2-2 настраивается со сдвигом всех частот на одну позицию, третий коррелятор 2-3- на 2 позиции и т. д. Решающий блок 8, на входы которого поступают сигналы с выходов всех квадратурных корреляторов 2-1, ...,2-P, отберет наибольший сигнал того коррелятора, настройка которого совпадает с дискретным сдвигом псевдослучайной последовательности в результате информационной модуляции элементов ПМЧ сигнала на передающей стороне.

Синхронизация генератора 4 ПСПЕР, датчика 5 опорных частот, квадратурных корреляторов 2-1, . . .,2-P, решающего блока 8 осуществляется генератором 3 тактовых импульсов, идентичным генератору тактовых импульсов на передающей стороне.

ПРИМЕЧАНИЕ. В первоисточнике прототипа (кн. Варакин Л.С. Системы связи с шумоподобными сигналами. -М.: Радио и связь, 1985, с. 19, рис. 1.11) информационный модулятор на передающей стороне назван частотным модулятором (ЧМ), а генераторы псевдослучайных перестановок - генераторами кодовой последовательности (ГЧМ) частотно-манипулированного (ЧМ) широкополосного сигнала (ШПС). На наш взгляд, название "информационный модулятор" больше соответствует его функциональному назначению, так как именно в нем осуществляется модуляция информационным символом исходной псевдослучайной последовательности, управляющей частотой переключения элементов ПМЧ сигнала.

Генератор 4 и его аналог на передающей стороне переименованы в генераторы псевдослучайных перестановок потому что, как отмечено в первоисточнике (кн. Варакина), "всего используется М частот, и ни одна из них не применяется дважды в одном ШПС", ПМЧ сигнале, в нашей терминологии, а это означает, что за длительность T ПМЧ сигнала генератор 4 (и его аналог на передающей стороне) вырабатывают набор из М различных псевдослучайных чисел a1, a2,..., aM, который, как известно, называется перестановкой (см., напр., Бронштейн И. Н, Семендяев К.А. Справочник по математике для инженеров и учащихся ВТУЗОВ. -М. 1957, с.163 или -М. 1980, с. 199).

Модуляция ПМЧ сигнала сдвигом его элементарных частотных сигналов на некоторую фиксированную позицию, связанную со значением информационного сигнала, вырабатываемого датчиком информации на передающий стороне, допускает простую техническую реализацию информационного модулятора и частотного модулятора 10 на приемной стороне, однако имеет существенный недостаток - позволяет имитировать информационный сигнал, напр. переизлучением ПМЧ сигналов с постоянным сдвигом его элементов на одно и то же значение частоты. Действительно, пусть, например, ПМЧ сигнал формируется из 16 частот, т.е. М=16. Следовательно, алфавит информационных символов также не превышает 16. Будем, для конкретности, считать, что в качестве информационных символов используются числа 0,1, ...,15. Тогда, как уже отмечалось, передаче информационного числа, скажем 2, соответствует сдвиг в информационном модуляторе псевдослучайных чисел a1,...,aM на две позиции: a1 2,...,aM 2, что, в свою очередь, соответствует сдвигу частоты элементов ПМЧ сигнала на выходе генератора ПМЧ сигналов на передающий стороне также на две позиции: f1 2,..., fM 2. Ясно, что если передается информационный символ 2 и одновременно переизлучаются элементы ПМЧ сигнала большей мощности, со сдвигом, например, на 3 позиции, то решающий блок 8 на приемной стороне выделит ПМЧ сигнал f1 5 ..., fM 5, т.е. сигнал, соответствующий информационному символу 5.

Аналогичный недостаток - детерминированный характер функции модуляции псевдослучайной последовательности, определяющей закон переключения элементов ПМЧ сигнала, информационной последовательностью - присущ и аналогам. Так в системе из кн. Журавлев В.И. Поиск и синхронизация в широкополосных системах. - М.: Радио и связь, 1986, с. 9, рис. 1.3 используется метод модуляции, аналогичный уже описанному, когда "широкополосный сигнал (ШПС) дополнительно манипулируют символами двоичного сообщения, причем символу 1 соответствует исходный ШПС, а символу 0 - его инверсия" (для этого в устройство на рис. 1.3 введен преобразователь абсолютного кода в относительный код (АК/ОК), на вход которого поступают двоичные сигналы дискретного сообщения d(t)).

Недостатком известного приемника является также отсутствие задержки при формировании опорных ПМЧ сигналов для квадратурных корреляторов по отношению к ПМЧ сигналам, формируемым на передающей стороне, что не позволяет учесть время распространения переданного сигнала и приводит к энергетическим потерям, когда длительности элементов ПМЧ сигнала сравнимы с задержкой сигнала на трассе распространения. Другим недостатком устройства-прототипа является уменьшение его помехоустойчивости за счет использования в квадратурных корреляторах неоптимальной обработки - суммирования модулей квадратурных напряжений.

Целью изобретения является повышение помехозащищенности путем более эффективного использования энергетического потенциала ПМЧ сигналов.

Поставленная цель достигается тем, что в приемник ПМЧ сигналов, содержащий набор квадратурных корреляторов, формирователь квадратур, формирователь порогового сигнала, решающий блок, генератор тактовых импульсов (ТИ), генератор псевдослучайных перестановок (ПСПЕР), первый и второй входы которого соединены соответственно с первым и вторым выходами генератора ТИ, датчик опорных частот (ОЧ), вход которого соединен с вторым выходом генератора ТИ, а также входной блок, подключенный выходом к параллельно соединенным по входу квадратурным корреляторам, состоящим каждый из двух цыпочек последовательно соединенных перемножителя, интегратора, и блока формирования модуля, и сумматора, при этом первые входы перемножителей объединены и являются входом квадратурного коррелятора, вторые входы перемножителей и интеграторов соединены соответственно с выходами формирователя квадратур и первым дополнительным входом решающего блока, а выход сумматора, являющийся выходом квадратурного коррелятора, подключен, за исключением первого, к соответствующему информационному входу решающего блока, выход которого является выходом радиоприемного устройства, введены мультиплексоры, сигнальные входы которых соединены с выходом датчика ОЧ, переключатель режимов, элементы которого содержат две переключаемые цепи, одна ив которых находится в замкнутом, другая - в разомкнутом состоянии, формирователь адаптивного порогового напряжения, первый вход которого через замкнутую цепь элемента переключателя режимов соединен с выходом первого квадратурного коррелятора, а второй вход и выход подключены соответственно к второму выходу генератора ТИ и второму дополнительному входу решающего блока, блок задержки, первый и второй входы которого соединены соответственно с вторым и третьим выходами генератора ТИ, блок сопряжения, первый и второй входы которого соединены соответственно со вторым выходом генератора ТИ и выходом генератора ПСПЕР, преобразователь последовательного кода в параллельный код, состоящий из набора последовательно-параллельных регистров, информационный вход и последний выход первого регистра которого соединен соответственно с первым выходом блока сопряжения и информационным входом второго регистра, а информационный вход и последний выход второго и остальных регистров соединены соответственно через замкнутые и разомкнутые цепи элементов переключателя режимов между собой и информационным входом последующего регистра, запоминающие устройство, состоящее из набора регистров, информационные входы и выходы которых соединены соответственно с выходами последовательно-параллельных регистров преобразователя последовательного кода в параллельный код и управляющими входами мультиплексоров, тактовые входы первого и второго регистров подключены к второму выходу генератора ТИ, а тактовые входы третьего и остальных регистров соединены через замкнутые цепи элементов переключателя режимов соответственно с первым и последующими выходами блока задержки, причем через разомкнутые цепи этих же элементов переключателя режимов тактовый вход второго регистра и остальных регистров соединен с тактовым входом последующего регистра, делители частоты, входы и выходы которых соединены соответственно с выходами мультиплексоров и входами формирователя квадратур, формирователь тактов, первый и второй входы которого соединены соответственно с четвертым выходом генератора ТИ и вторым выходом блока сопряжения, а выход соединен с объединенными тактовыми входами последовательно-параллельных регистров преобразователя последовательного кода в параллельный код, формирователь команд режимов, первый вход и выход которого соединены соответственно через разомкнутую цепь элемента переключателя режимов с вторыми входами интеграторов квадратурных корреляторов и третьим входом формирователя тактов, и блок управляемой задержки, вход и выход которого соединен соответственно с вторым входом формирователя команд режимов и входом генератора ТИ, при этом пятый и шестой выходы генератора ТИ через замкнутую и разомкнутую цепи элемента переключателя режимов, выходы которых объединены, соединены с вторыми входами интеграторов квадратурных корреляторов, выход первого квадратурного коррелятора через разомкнутую цепь элемента переключателя режимов соединен с первым входом решающего блока, третий и четвертый входы формирователя адаптивного порогового напряжения соединены соответственно с выходом формирователя порогового сигнала и первым дополнительным входом решающего блока, выход которого соединен с входом блока управляемой задержки и является выходом радиоприемного устройства, а выход формирователя команд режимов соединен непосредственно и через элемент НЕ с сигнальными входами переключателя режимов, кроме того, в каждом квадратурном корреляторе введены блок сравнения, коммутатор и блок умножения на константу, при этом первые и вторые входы блока сравнения и коммутатора соответственно объединены и подключены к выходам блоков формирования модуля, а выход блока сравнения соединен с третьим входом коммутатора, выходы которого соединены, один - непосредственно, другой - через блок умножения на константу, с входами сумматора. При этом формирователь адаптивного порогового напряжения содержит два регистра, блок сравнения и перемножитель, причем информационный вход первого регистра, объединенные тактовые входы первого и второго регистров и установочный вход второго регистра являются соответственно первым, вторым и четвертым входами формирователя адаптивного порогового напряжения, первые выходы регистров соединены с входами блока сравнения, выход которого соединен с вторым входом первого регистра, а второй вход и второй выход второго регистра соединены соответственно с вторым выходом первого регистра и первым входом перемножителя, второй вход и выход которого являются соответственно третьим входом и выходом формирователя адаптивного порогового напряжения; блок задержки содержит счетчик, установочный и информационный входы которого являются соответственно первым и вторым входами блока задержки, и регистр сдвига, выходы которого являются выходами блока задержки, причем тактовый и информационный входы регистра сдвига соединены соответственно с выходом и установочным входом счетчика; формирователь тактов содержит счетчик и три элемента ИЛИ, причем выход счетчика через последовательно соединенные первый, второй и третий элементы ИЛИ подключен к своему информационному блоку, установочный вход счетчика и второй вход первого элемента ИЛИ объединены и являются вторым входом формирователя тактов, вторые входы второго и третьего элементов ИЛИ являются соответственно первым и третьим входами формирователя тактов, а выход второго элемента ИЛИ является выходом формирователя тактов; формирователь команд режимов содержит счетчик, D-триггер с установкой в нуль и элемент ИЛИ, причем выход счетчика соединен с первым входом D-триггера с установкой в нуль, второй вход которого соединен с источником фиксированного напряжения, а через элемент ИЛИ, второй вход которого соединен с источником фиксированного напряжения, подключен к собственному установочному входу, при этом информационный вход счетчика, третий вход и выход D-триггера с установкой в нуль являются соответственно первым, вторым входами и выходом формирователя команд режимов.

Структурная схема заявляемого приемника представлена на фиг. 2, где

1 - входной блок,

2-1,...,2-М - квадратурные корреляторы,

2-1-1, 2-1-4 - перемножители,

2-1-2, 2-1-5 - интеграторы,

2-1-3, 2-1-6 - блоки формирования модуля,

2-1-7 - сумматор,

2-1-8 - блок сравнения,

2-1-9 - коммутатор,

2-1-10 - умножитель на фиксированную константу,

3 - генератор тактовых импульсов (ТИ),

4 - генератор псевдослучайных перестановок (ПСПЕР),

5 - датчик опорных частот (ОЧ),

6 (6-1,...,6-М) - формирователь квадратур,

7 - формирователь порогового сигнала,

8 - решающий блок,

9-1,...,9-М - мультиплексоры,

10 - переключатель режимов,

10-1, 10-2,...,10-2M-1 - элементы переключателя режимов,

11 - формирователь адаптивного порогового напряжения,

11-1, 11-3 - регистры,

11-2 - блок сравнения,

11-4 - перемножитель,

12 - блок задержки,

12-1 - счетчик,

12-2 - регистр сдвига,

13 - блок сопряжения,

14 - преобразователь последовательного кода в параллельный код,

14-1,...,14-М - последовательно-параллельные регистры,

15 - запоминающее устройство,

15-1,...,15-М - регистры,

16-1,...,16-М - делители частоты,

17 - формирователь тактов,

17-1 - счетчик,

17-2, 17-3, 17-4 - элементы ИЛИ,

18 - формирователь команд режимов,

18-1 - элемент ИЛИ,

18-2 - счетчик,

18-3 - D-триггер с установкой в нуль,

19 - элемент НЕ,

20 - блок управляемой задержки.

В предлагаемом приемнике генератор 3 ТИ подключен первым и вторым выходами соответственно к первому и второму входам генератора 4 ПСПЕР, а также к первому входу датчика 5 ОЧ, выход которого соединен с сигнальными входами мультиплексоров 9-1, ...,9-М; входной блок 1 подключен выходом к параллельно-соединенным по входу квадратурным корреляторам 2-1,...,2-М, каждый из которых состоит из двух цепочек последовательно-соединенных перемножителя 2-1-1, интегратора 2-1-2, формирователя 2-1-3 модуля и перемножителя 2-1-4, интегратора 2-1-5, формирователя 2-1-6, подключенных к соответствующим входам блока 2-1-8 сравнения и коммутатора 2-1-9, при этом первые входы перемножителей 2-1-1 и 2-1-4 объединены и являются входом квадратурного коррелятора, вторые входы перемножителей 2-1-1, 2-1-4 и интеграторов 2-1-2, 2-1-5 соединены соответственно с выходами формирователя 6 (6-1,...,6-М) квадратур и первым дополнительным входом решающего блока 8, выход блока 2-1-8 сравнения соединен с третьим входом коммутатора 2-1-9, выходы которого соединены, один непосредственно, другой через блок 2-1-10 умножения на константу, с входами сумматора 2-1-7, а выход сумматора 2-1-7, являющийся выходом квадратурного коррелятора, подключен, за исключением первого, к соответствующему информационному входу решающего блока 8; выход квадратурного коррелятора 2-1 через разомкнутую и замкнутую цепи элемента 10-2 переключателя режимов соединен соответственно с первым информационным входом решающего блока 8, с первым входом формирователя 11 адаптивного порогового напряжения, второй вход и выход которого подключены соответственно к второму выходу генератора 3 ТИ и второму дополнительному входу решающего блока 8, а третий и четвертый входы соединены соответственно с выходом формирователя 7 порогового сигнала и первым дополнительным входом решающего блока 8; блок 12 задержки первым и вторым входами соединен соответственно с вторым и третьим выходами генератора 3 ТИ; блок 13 сопряжения первым и вторым входами соединен соответственно с вторым выходом генератора 3 ТИ и выходом генератора 4 ПСПЕР; преобразователь 14 последовательного кода в параллельный код состоит из набора последовательно-параллельных регистров 14-1,...,14-М, информационный вход и последний выход первого регистра 14-1 соединен соответственно с первым выходом блока 13 сопряжения и информационным входом второго регистра 14-2, а информационный вход и последний выход второго регистра 14-2 и остальных регистров 14-3,...,14-М соединены соответственно через замкнутые и разомкнутые цепи элементов 10-3,...,10-М переключателя режимов между собой и информационным входом последующего регистра; запоминающее устройство 15 состоит из набора регистров 15-1,...,15-М, информационные входы и выходы которых соединены соответственно с выходами последовательно-параллельных регистров 14-1,...,14-М преобразователя 14 последовательного кода в параллельный код и управляющими входами мультиплексоров 9-1,...,9-М, подключенных выходами через делители 16-1,...,16-М частоты к входом формирователя 6 (6-1, ...,6-М) квадратур, причем тактовые входы первого и второго регистров 15-1 и 15-2 подключены к второму выходу генератора 3 ТИ, а тактовые входы третьего и остальных регистров 15-3,...,15-М соединены через замкнутые цепи элементов 10-М+1,...,10-2M-2 переключателя режимов соответственно с первым и последующими выходами 1, . ..,М-2 блока 12 задержки, кроме того, через разомкнутые цепи этих же элементов 10-М+1,...,10-2M-2 переключателя режимов тактовый вход второго регистра 15-2 и остальных регистров 15-3,...,15-M-1 соединен с тактовым входом последующего регистра 15-4,...,15-М; первый и второй входы формирователя 17 тактов соединены соответственно с четвертым выходом генератора 3 ТИ и вторым выходом блока 13 сопряжения, а выход соединен с объединенными тактовыми входами последовательно-параллельных регистров 14-1 ,... , 14-М преобразователя 14 последовательного кода в параллельный код; выход формирователя 18 команд режимов соединен с третьим входом формирователя 17 тактов; вход и выход блока 20 управляемой задержки соединены соответственно с вторым входом формирователя 18 команд режимов и входом генератора 3 ТИ; пятый и шестой выходы генератора 3 ТИ через замкнутую и разомкнутую цепи элемента 10-2 переключателя режимов, выходы которых объединены, соединены с вторыми входами интеграторов 2-1-2 и 2-1-5 квадратурных корреляторов 2-1,... ,2-М и через разомкнутую цепь элемента 10-1 переключателя режимов - с первым входом формирователя 18 команд режимов; выход решающего блока 8, являющегося выходом радиоприемного устройства, соединен с входом блока 20 управляемой задержки, а выход формирователя 18 команд режимов соединен непосредственно и через элемент 19 НЕ с сигнальными входами переключателя 10 режимов. Кроме того, в формирователе 11 адаптивного порогового напряжения, содержащем два регистра 11-1 и 11-3, блок 11-2 сравнения и перемножитель 11-4, первые выходы регистров 11-1 и 11-3 соединены с входами блока 11-2 сравнения, выход которого соединен с вторым входом первого регистра 11-1, а второй вход и второй выход второго регистра 13-3 соединены соответственно с вторым выходом первого регистра 11-1 и первым входом перемножителя 11-4, второй вход и выход которого являются соответственно третьим входом и выходом формирователя 11, а информационный вход первого регистра 11-1 и объединенные тактовые входы первого и второго регистров 11-1 и 11-3 являются соответственно первым и вторым входами формирователя 11 адаптивного порогового напряжения; в блоке 12 задержки, содержащем счетчик 12-1, установочный и информационный входы которого являются соответственно первым и вторым входами блока 12, и регистр 12-2 сдвига, выходы которого являются выходами блока 12 задержки, при этом тактовый и информационный входы регистра 12-2 сдвига соединены соответственно с выходом и установочным входом счетчика 12-1; в формирователе 17 тактов, содержащем счетчик 17-1 и три элемента 17-2, 17-3, 17-4 ИЛИ, выход счетчика 17-1 через последовательно соединенные элементы 17-2, 17-3 и 17-4 ИЛИ подключен к своему, информационному входу, установочный вход счетчика 17-1 и второй вход элемента 17-2 ИЛИ объединены и являются вторым входом формирователя 17, вторые входы элементов 17-3 и 17-4 ИЛИ являются первым и третьим входами формирователя 17, а выход элемента 17-3 ИЛИ является выходом формирователя 17 тактов; в формирователе 18 команд режимов, содержащем счетчик 18-2, D-триггер 18-3 с установкой в нуль и элемент 18-1 ИЛИ, выход счетчика 18-2 соединен с первым входом D-триггера 18-3 с установкой в нуль, второй вход которого соединен с источником фиксированного напряжения, а через элемент 18-1 ИЛИ, второй вход которого соединен с источником фиксированного напряжения, подключен к собственному установочному входу, при этом информационный вход счетчика 18-2, третий вход и выход D-триггера 18-3 с установкой в нуль являются соответственно первым, вторым входами и выходом формирователя 18 команд режимов.

Принцип функционирования предлагаемого приемника иллюстрируется циклограммами фиг.3 и состоит в следующем.

Приемник работает в двух режимах: в режиме "Информация", когда осуществляется прием информационных последовательных многочастотных (ПМЧ) сигналов, представляющих собой отрезки (последовательности) гармонических колебаний, несущие частоты которых изменяются по закону псевдослучайной последовательности, одинаковому на передающей и приемной сторонах, а структура задается частотно-временной матрицей, и в режиме "Синхросигнал", когда осуществляется прием синхросигналов, состоящих из нескольких ПМЧ сигналов, соответствующих нескольким информационным посылкам одного и того же символа, скажем "0".

Дежурным (ждущим) режимом является режим "Синхросигнал", при котором замкнутые и разомкнутые цепи элементов 10-1, 10-2,...,10-2M-1 переключателя 10 режимов находятся в положении, указанном на фиг. 2. Переключатель 10 режимов управляется сигналами с выхода формирователя 18 команд режимов, скажем логическим "0" для режима "Синхросигнал" и логической "1" для режима "Информация" (см. циклограмма 4, фиг. 3), подаваемыми на переключатель 10 режимов по двум цепям, одна из них соединена с переключателем 10 непосредственно, другая - через элемент 19 НЕ (на фиг.2 эти цепи условно подключены к элементу 10-М). Формирователь 18 команд режимов, в свою очередь, управляется: при переключении в режим "Синхросигнал" - сигналами с второго выхода генератора 3 ТИ, подаваемыми на первый вход формирователя 18, при переключении РПУ в режим "Информация" - сигналом с выхода решающего блока 8, подаваемым на второй вход формирователя 18.

Формирование и обработка ПМЧ сигналов в режиме "Информация" осуществляется следующим образом.

На передающей стороне генератором псевдослучайных перестановок, аналогичным генератору 4 заявляемого РПУ, формируется столбец из М различных K-разрядных 2^К -М) чисел (псевдослучайная перестановка из М чисел), из которых, в соответствии с показаниями датчика информации, выбирается одно K-разрядное число, которое определяет несущую частоту элемента ПМЧ сигнала. Тактирование генератора псевдослучайных перестановок, формирование опорных частот осуществляется соответственно генератором тактовых импульсов, датчиком опорных частот, идентичными генератору 3 ТИ и датчику 5 опорных частот заявляемого РПУ. На следующем такте формирования второго элемента ПМЧ сигнала генератором псевдослучайных перестановок формируется второй столбец из М различных чисел (вторая псевдослучайная перестановка), из которого снова выбирается одно K-разрядное число, определяющее несущую частоту второго элемента ПМЧ сигнала и т.д. до P (P - число элементов ПМЧ сигнала), причем за длительность ПМЧ сигнала (P тактов) выбор числа из каждого текущего столбца псевдослучайной перестановки осуществляется одним и тем же способом, скажем для данного передаваемого информационного символы из столбца выбирается третье число (третья строка). Другими словами, для передачи одного из М ПМЧ сигналов, скажем j-го ПМЧ сигнала, состоящего из P элементов, на передающей стороне формируется матрица из MxP псевдослучайных K-разрядных чисел:



из которой выбирается j-ая строка, определяющая последовательность смены несущих частот ПМЧ сигнала (P значений его элементов). Первой строке матрицы (1) может соответствовать, например, информационный символ "0", второй строке - "1" и т.д.

На приемной стороне в режиме "Информация" генератором 4 псевдослучайных перестановок за P тактов (циклогр. 2) формируется матрица чисел, аналогичная (1), при этом на каждом -такте (циклогр.1) генератор 4 вырабатывает MK двоичных чисел - псевдослучайную перестановку - столбец из М различных K-разрядных чисел (циклогр. 3), которые через блок 13 сопряжения записываются в преобразователь 14 последовательного кода в параллельный код, последовательно-параллельные регистры 14-1, . ..,14-М которого соединены последовательно (сначала в последовательно-параллельный регистр 14-1, затем в регистр 14-2, затем через разомкнутую цепь элемента 10-3 переключатели режимов, которая в режиме "Информация" замкнута, в регистр 14-3 и т.д. до регистра 14-М), затем запоминаются в запоминающем устройстве 15 (регистрах 15-1,..., 15-М) и на следующем такте одновременно подаются на управляющие входы мультиплексоров 9-1,...,9-М, на сигнальные входы которых поступают М частот от датчика 5 опорных частот. На первом такте на управляющий вход мультиплексора 9-1 поступит, например, число a11, на втором такте - число a12 и т.д., аналогично, на первом такте на управляющий вход мультиплексора 9-М поступит число aM1, на втором такте - число aM2 и т.д., в соответствии с которыми на первом такте мультиплексор 9-1 из М опорных частот передает на выход частоту, скажем f11, мультиплексор 6-М - частоту fM1 и т.д. Коммутированные опорные частоты по М каналам поступают на входы соответствующих блоков 16-1,.., 16-М деления, где возможные при коммутации скачки фазы устраняются делением опорных частот до значения промежуточной частоты, Затем преобразованные колебания вместе с частотами, сдвинутыми по фазе на 90^o в формирователях 6-1,.. .,6-М квадратур, подаются в качестве опорных на входы перемножителей 2-1-1 и 2-1-4 квадратурных корреляторов 2-1, ...,2-М. Таким образом, квадратурный коррелятор 2-1 настраивается на частоты, которые определяются первой строкой частотно-временной матрицы (1), квадратурный коррелятор 2-2 настраивается на частоты, определяемые второй строкой матрицы (1) и т.д.

Сигнал, поступивший на входы квадратурных корреляторов 2-1,...,2-М после усиления и предварительной фильтрации во входном блоке 1, перемножается в перемножителях 2-1-1 и 2-1-4 с опорными сигналами, результаты перемножения накапливаются в интеграторах 2-1-2 и 2-1-5, из которых в блоках 2-1-3 и 2-1-6 формируются модули накопленных напряжений, подаваемые затем на входы блока 2-1-8 сравнения и коммутатора 2-1-9. В зависимости от результатов сравнения коммутатор 2-1-9, управляемый выходным напряжением блока 2-1-8, направляет меньшее значение модуля квадратуры через умножитель 2-1-10 на фиксированную константу, скажем 0,5, на вход сумматора 2-1-7, а большее значение квадратуры - непосредственно на второй вход сумматора 2-1-7. Таким образом, в блоках 2-1-3, 2-1-6, 2-1-8, 2-1-9, 2-1-10 и 2-1-7 вместо оптимальной обработки Z = (X²+Y²)^1/2 выполняется упрощенная операция , если , если , которая, как показывает статистический эксперимент, проигрывает оптимальной не более 3%. Результаты суммирования с выходов квадратурных корреляторов 2-1 (сумматоров 2-1-7),... поступают на входы решающего блока 8, который отбирает наибольший сигнал того квадратурного коррелятора, опорные частоты которого (строка матрицы (1)) совпадают с опорными частотами (строкой матрицы (1)) на передающей стороне.

В нашем примере (передается ПМЧ сигнал, частоты элементов которого определяются j-ой строкой матрицы (1)) квадратурный коррелятор 2-j, на который последовательно во времени подаются от формирователя 6-1,...6-М опорные квадратурные колебания частот, соответствующие значениям строки aj1, aj2,... ,ajP, за P тактов (длительность ПМЧ сигнала) накопит максимальное напряжение и решающий блок 8 выделит переданный информационный символ (номер j-й строки), который поступит с выхода блока 8 для дальнейшей обработки (напр., декодирования, если на передающей стороне производилось кодирование сообщения). В режиме приема информационных символов замкнутая цепь элемента 10-2M-1 переключателя режимов (см. фиг.2) разомкнута, а разомкнутая цепь замкнута, и выход квадратурного коррелятора 2-1 подключен к информационному входу решающего блока 8, а на его второй дополнительный вход от формирователя 11 адаптивного порогового напряжения подается нулевое напряжение. Для формирования блоками 4, 13, 14, 15 за длительность элемента ПМЧ сигнала МК двоичных чисел (псевдослучайной перестановки из М K-разрядных чисел) на первый вход генератора 4 подаются тактовые импульсы с первого выхода генератора 3, тактирование генератора 4, блока 13 сопряжения, запоминающего устройства 15 (регистров 15-1,...,15-М) и датчика 5 опорных чисел с периодом осуществляется импульсами с второго выхода генератора 3, MK тактовых импульсов (циклогр. 8) на тактовые входы последовательно-параллельных регистров 14-1,. . . , 14-М вырабатываются формирователем 17 тактов, а сброс напряжений интеграторов 2-1-2 и 2-1-5 корреляторов 2-1,.,.,2-М и выходного напряжения решающего блока 8, с периодом T=P , равным длительности ПМЧ сигнала (циклогр. 2), производится тактовыми импульсами, подаваемыми с шестого выхода генератора 3 через цепь элемента 10-2 переключателя режимов (на фиг. 2 она разомкнута).

В режиме "Синхросигнал" при передаче и приеме, несколько раз (несколько периодов T= P формируется одна из строк частотно-временной матрицы (1), скажем первая, и на каждом -такте (циклогр. 1), как и в режиме "Информация", генератор псевдослучайных перестановок 4 вырабатывает MK двоичных чисел (циклогр. 3), которые через блок 13 сопряжения подаются на вход преобразователя 14 последовательного кода в параллельный код (информационный вход последовательно-параллельного регистра 14-1). Однако, если в режиме "Информация" все последовательно-параллельные регистры 14-1,.. . , 14-М соединяются последовательно, в режиме "Синхросигнал" информация с последнего выхода регистра 14-1 подается на последующие регистры 14-2,..., 14-М параллельно, причем с выхода формирователя 17 тактов на тактовые входы регистров 14-1, . ..,14-М поступает только 2K тактовых импульсов, вместо MK при режиме "Информация" (циклогр.8), за счет чего в запоминающее устройство 15 записываются только два K-разрядных числа (скажем, на первом -такте в регистры 15-2,..., 15-М запишется одно и то же число a11, а в регистр 15-1 - число a21, на втором -такте - соответственно числа a12 и a22 и. т.д.).

На следующем -такте эти два числа с выходов регистров 15-1,...,15-М подаются на управляющие входы мультиплексоров 9-1,...,9-М, на сигнальные входы которых поступают М частот от датчика 5 опорных частот, причем тактовые импульсы на регистры 15-1, 15-2 поступают от генератора 3 непосредственно, а на регистры 15-3,...,15-М - через блок 12 задержки, соответственно с задержкой ,...,(М-2) секунд (циклогр. 10-12); элементная задержка выбирается так, чтобы задержка (М-2) секунд перекрывала возможный диапазон задержек ПМЧ сигнала на трассе распространения (напр., для М=16, =3 мс перекрываемый диапазон равен 143=42 мс, т.е. обеспечивает трассу в 12600 км). В результате такого тактирования регистров 15-1,...,15-М опорные сигналы от датчика 5 подаются через мультиплексоры 9-1, 9-2,... делители 16-1, 16-2,... и формирователи 6-1, 6-2,... на корреляторы 2-1, 2-2,... с нулевой задержкой, а на корреляторы 2-3, 2-4,... - с задержкой , 2 , ... секунд, при этом на корреляторы 2-2, 2-3,...,2-М поступают опорные сигналы, соответствующие первой строке частотно-временной матрицы (1) - строке, которая используется в качестве синхросигнала, а на коррелятор 2-1 поступают опорные сигналы, соответствующие второй строке матрицы (1), не согласованные с синхросигналом. Отсчеты с выхода квадратурного коррелятора 2-1 через замкнутый элемент 10-2M-1 переключателя режимов подаются на первый вход формирователя 11 адаптивного порогового напряжения, в котором адаптивно с уровнем шума на выходе коррелятора 2-1 (а отсчеты на его выходе за счет некоррелированности опорных сигналов с синхросигналом характеризуют уровень шумов в корреляторах) формируется напряжение, которое подается в качестве порогового на второй дополнительный вход решающего блока 8, чтобы исключить возможность его ложного срабатывания от шумов (вспомним, что дежурным режимом работы приемника является режим "Синхросигнал", когда передается, а может и не передаваться синхросигнал, поэтому решающий блок 8 в режиме "Синхросигнал" должен работать в режиме с порогом, скажем по критерию Неймана-Пирсона, в отличие от режима "Информация", когда заведомо известно, что в одном из каналов (корреляторов) присутствует сигнал, и решающий блок 8 может работать без порога, скажем по критерию идеального наблюдателя). Решающий блок 8 выбирает максимальный сигнал того коррелятора (2-2,...,2-М), задержка опорных сигналов в котором в наибольшей степени согласована с задержкой синхросигнала на трассе распространения, и подает его через блок 20 управляемой задержки на вход генератора 3 для корректировки (задержки) тактовых импульсов. Этот же сигнал с выхода решающего блока 8 поступает на второй вход формирователя 18 команд режимов, который вырабатывает на выходе сигнал для перевода переключателя 10 режимов в состояние "Информация", т.е. переключает приемник в режим приема информационных ПМЧ сигналов. Сброс напряжений интеграторов 2-1-2 и 2-1-5 корреляторов 2-1,...,2-М, формирователя 11 адаптивного порогового напряжения и выходного напряжения решающего блока 8 с периодом, равным длительности синхросигнала (в несколько раз большим периода T - длительности ПМЧ сигнала), производится тактовыми импульсами, подаваемыми с пятого выхода генератора 3 через замкнутую цепь элемента 10-2 переключателя режимов.

Суть работы формирователя 11 адаптивного порогового напряжения состоит в потактной записи уровня шума с выхода квадратурного коррелятора 2-1 (сумматора 2-1-7) в первый регистр 11-1, сравнении этого уровня в блоке 11-2 с содержимым второго регистра 11-3 (который обнуляется в конце каждого цикла приема синхросигнала вместе с интеграторами 2-1-2 и 2-1-5 и решающим блоком 8 тактовыми импульсами с пятого выхода генератора 3) и перезаписи уровня шума по второму выходу в регистр 11-3, если напряжение в последнем меньше напряжения в регистре 11-1. Тактирование регистров 11-1 и 11-3 с периодом осуществляется сигналами с второго выхода генератора 3. За число тактов, скажем N, равное длительности синхросигнала, деленное на длительность элемента ПМЧ сигнала (напр., при длительности синхросигнала 20 с, длительности ПМЧ сигнала 1 с и числа элементов ПМЧ сигнала 16, число тактов N равно 320) в регистре 11-3 отбирается максимальное напряжение с выхода квадратурного коррелятора 2-1, которое, будучи перемноженным в блоке 11-4 с пороговым сигналом с выхода формирователя 7, подается затем в качестве адаптивного порогового сигнала на второй дополнительный вход решающего блока 8. Таким образом, в решающем блоке 8 в режиме "Синхросигнал" реализовано решающее правило, инвариантное (нечувствительное) к интенсивности шума в квадратурных корреляторах:

max_j >< C^*max_к

2jM 1KN

где _j - отсчеты напряжений с выходов квадратурных корреляторов 2(2,..., 2-М,

_к - отсчеты напряжений с выхода квадратурного коррелятора 2-1,

C^* - пороговое напряжение (константа), зависящие только от вероятности P_лт ложной тревоги, числа отсчетов N и определяемое выражением



значения константы C и методика их нахождения для N=2(x2)128 и вероятностей ложной тревоги P_лт=0,1, 0,05, 0,01, 0,001 приведены, напр., в статье Пусь В. В. "Изв. вузов - Радиоэлектроника",1983, N.12, с. 21-26. Для оценки интенсивности (среднеквадратичного значения) шума в правой части указанного решающего правила используется не оптимальная оценка, основанная на выборочной дисперсии (точнее корне из этой дисперсии), а оценка, основанная на порядковой статистике (первом максимальном значении - max _к ), которая по эффективности практически не уступает оптимальной 1KN, но проще в реализации (не требует операций суммирования отсчетов напряжений с выхода квадратурного коррелятора 1-1 и извлечения квадратного корня).

Блок 12 задержки включает счетчик 12-1 и регистр 12-2 сдвиги. Счетчик 12-1 является делителем частоты; скажем при частоте тактовых импульсов 500 кГц, подаваемых с третьего выхода генератора 3 на его информационный вход, и коэффициенте 1500 счетчик 12-1 вырабатывает на выходе импульсы с периодом 3 мс, которые подаются на тактовый вход регистра 12-2 сдвига. Тактовые импульсы с периодом (циклогр. 1) поступают с второго выхода генератора 3 на установочный вход счетчика 12-1 и информационный вход регистра 12-2 и задерживаются в последнем на , 2,... секунд - 3, 6,... мс в нашем примере (циклогр. 10-12).

Формирователь 17 тактов содержит счетчик 17-1 и три элемента 17-2, 17-3, 17-4 ИЛИ. Назначение формирователя 17 - на каждом -такте (длительности элемента ПМЧ сигнала, задаваемой тактовыми импульсами с второго выхода генератора 3 - циклогр.1) пропускать на выход (на тактовые входы регистров 14-1,.. . , 14-М) 2K тактовых импульсов, поступивших на его первый вход (второй вход элемента 17-3 ИЛИ; далее, для краткости, элемент и его цепь - в данном случае второй вход элемента 17-3 - будем обозначать: 17-3:2), в режиме "Синхронизация" и МК тактовых импульсов в режиме "Информация" (циклогр.3). Формирователь 17 тактов управляется: по третьему входу (второму входу элемента 17-4: 2) - сигналами с выхода формирователя 18 команд режимов, скажем, как и при пояснении работы переключателя 10 режимов, логическим "0" - в режиме "Синхросигнал" и логической "1" - в режиме "Информация" (циклогр.4); по второму входу (установочному входу счетчика 17-1:1 и первому входу элемента 17-2:1) - сигналом БС (блока 13 сопряжения), скажем, логическим "0", по длительности перекрывающим продолжительность генерации МК тактовых импульсов (циклогр. 5). Если на установочном входе счетчика 17-1:1 - логическая "1", на выходе счетчика 17-1:3 устанавливается "0", который подается на вход элемента 17-2: 2. Пока сигнал БС в состоянии "1", на выходе элемента 17-2:3 (входе элемента 17-3: 1) будет "1" и тактовые импульсы с четвертого выхода генератора 3 не проходят через элемент 17-3 ни на регистры 14-1,...,14-М (туда подается "1"), ни на счетчик 17-1 (через элемент 17-4). С приходом сигнала БС "0" на выходе элемента 17-2:3 устанавливается "0" (циклогр. 7) и тактовые импульсы проходят на выход элемента 17-3:3 (циклогр. 8), при этом, если на вход элемента 17-4:2 поступает "1" (режим "информация", правая часть циклогр. 4), тактовые импульсы на счетчик 17-1 через элемент 17-4 не проходят, а будут идти на регистры 14-1,...,14-М (правая часть циклогр.7). Если на вход элемента 17-4: 2 поступает "0" (режим "Синхросигнал", лев. часть циклогр. 4), на информационный вход счетчика 17-1:2 проходят те же тактовые импульсы, что и на регистры 14-1,...,14-M. Когда счетчик 17-1 отсчитает 2K импульсов, он выработает "1" (циклогр. 6), которая через элемент 17-2 подачей "1" на вход элемента 17-3: 1 (циклогр. 7) запретит прохождение "тактовых импульсов на регистры и на себя (циклогр. 8 и 9), т.е. в режиме "Синхросигнал" формирователь 17 тактов выработает только 2K тактовых импульсов.

Формирователь 18 команд режимов содержит счетчик 18-2, D-триггер 18-3 с установкой в нуль, на второй вход которого (18-3:2) подается фиксированная логическая "1", и элемент 18-1 ИЛИ, на второй вход которого (18-1:2) подается фиксированный логический "0". Назначение формирователя 18 - вырабатывать на своем выходе (18-3:4) сигналы управления для формирователя 17 тактов и переключателя 10 режимов: логический "0" - для перевода приемника в режим "Синхросигнал" и логическая "1" - для перевода в режим "Информация", D-триггер 18-3 с установкой в нуль вырабатывает на своем выходе (18-3:4) логический "0", если на его вход 18-3:3 с выхода решающего блока 8 поступает "0" и вырабатывает "1", если на его входе 18-3:3 - логическая "1". Переход приемника из режима "Информация" в режим "Синхросигнал" (формирование на выходе D-триггера с установкой в нуль 18-3:4 логического "0") осуществляется также подачей тактовых импульсов с шестого выхода генератора 3 через элемент 10-1 (на фиг. 2 он разомкнут) переключателя режимов на информационный вход счетчика 18-2: 1. Предположим приемник перешел в режим "Информация" (D-триггер 18-3 перебросился из "0" в "1", циклогр.13), выход 18-2:3 счетчика обнулился, на его установочном входе 18-2:2 также "0" и он начинает отсчитывать тактовые импульсы, поступившие на его информационный вход 18-2:1. Отсчитав число импульсов, равное объему кодограммы, счетчик выработает на выходе 18-2: 3 логическую "1" (циклогр.15), которая, поступив на вход D-триггера 18-3: 1, перебрасывает его в нулевое состояние (циклогр. 16) и, пройдя через элемент 18-1 ИЛИ на установочный вход счетчика 18-2:2, обнулит его, подготовив для последующей работы.

Таким образом, использование в предлагаемом приемнике новых блоков - мультиплексоров, переключателя режимов, формирователя адаптивного порогового напряжения, блока задержки, блока сопряжения, преобразователя последовательного кода в параллельный код, запоминающего устройства, формирователя тактов, формирователя команд режимов, блока управляемой задержки, элемента НЕ, а также блока сравнения, коммутатора и умножителя на фиксированную константу в каждом квадратурном корреляторе - позволяет принимать последовательные многочастотные (ПМЧ) сигналы, формируемые на передающей стороне в виде частотно-временной матрицы (столбцов из перестановок), а также исключить существенный недостаток приемника прототипа - невозможность учета времени запаздывания ПМЧ сигналов на трассе распространения, а следовательно, и корректировку задержки опорных сигналов для квадратурных корреляторов.

Предлагаемый приемник позволяет в режиме "Синхросигнал" оценить задержку ПМЧ сигнала на трассе распространения, на ее основе откорректировать генератор тактовых импульсов при работе в режиме "Информация" и за счет этого повысить потенциал радиолинии. Повышению энергетического потенциала способствует также замена в каждом квадратурном корреляторе операции суммирования модулей квадратур, близкой к оптимальной, операцией взвешенного суммирования модулей квадратур (введение упомянутых выше блока сравнения, коммутатора и умножителя на фиксированную константу).

Техническая реализация предлагаемого приемника не вызывает принципиальных затруднений. Введенные блоки могут быть выполнены, например, для М-16 (К= 4) на микросхемах 564 серии: переключатель 10 режимов - на логических элементах И-ИЛИ 564 ЛС2, блок 12 задержки - на счетчике-делителе 564 ИЕ15 и регистре сдвига 564 ИР2, преобразователь 14 последовательного кода в параллельный код - на регистрах сдвига 564 ИР2, запоминающее устройство 15 - на последовательно-параллельных регистрах 564 ИР9 и т.д.