способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт
Классы МПК: | H01L21/8242 динамические структуры памяти со случайным доступом (динамические ЗУПВ) |
Автор(ы): | БАН Хио-донг (KR), ЧОЕ Хюн-чеол (KR), ЧОЙ Чанг-сик (KR) |
Патентообладатель(и): | САМСУНГ ЭЛЕКТРОНИКС КО., ЛТД. (KR) |
Приоритеты: |
подача заявки:
1997-10-29 публикация патента:
10.10.2002 |
Использование: в технологии изготовления полупроводниковых запоминающих устройств. Сущность изобретения: предложен способ изготовления полупроводникового запоминающего устройства, в котором разрядная шина и электрод хранения конденсатора соединяются с активной зоной полупроводниковой подложки соответственно через контактную площадку, образованную самовыравнивающим образом. Способ включает в себя этапы образования на полупроводниковой подложке управляющих электродов, причем управляющие электроды покрываются нитридной прокладкой. Затем на обнаженной поверхности полупроводниковой подложки между управляющими электродами формируют тепловой оксидный слой. После этого прекращающий травление слой формируют на всей поверхности результирующей структуры, имеющей тепловой оксидный слой с соответствующей толщиной, чтобы не было спрятано пространство между управляющими электродами. Затем формируют первую пленку межслойного диэлектрика (ILD), покрывающую пространство между управляющими электродами и верхней частью управляющих электродов с последующим структурированием первой пленки ILD с целью образования отверстия контактной площадки, которое обнажает прокладку и прекращающий травление слой. Затем прекращающий травление слой и тепловой оксидный слой удаляют, чтобы обнажить поверхность полупроводниковой подложки, после чего отверстие контактной площадки заполняют проводящим материалом, чтобы образовать контактные площадки. Техническим результатом изобретения является создание полупроводникового запоминающего устройства с обеспечением большого предела выравнивания. 2 с. и 24 з.п.ф-лы, 28 ил.
Формула изобретения
1. Способ изготовления полупроводникового запоминающего устройства, отличающийся тем, что содержит следующие этапы: (a) образование управляющих электродов на полупроводниковой подложке, причем управляющие электроды покрыты нитридной прокладкой, (b) образование на обнаженной поверхности полупроводниковой подложки между управляющими электродами теплового оксидного слоя, (c) формирование прекращающего травление слоя на всей поверхности результирующей структуры этапа (b) соответствующей толщины, чтобы пространство между управляющими электродами было открыто, (d) образование первой пленки межслойного диэлектрика (ILD), покрывающей пространство между управляющими электродами и верхней частью управляющих электродов, (e) структурирование первой пленки ILD для образования отверстия контактной площадки, которое обнажает прокладку и прекращающий травление слой, (f) удаление прекращающего травление слоя и теплового оксидного слоя для обнажения поверхности полупроводниковой подложки, и (g) заполнение отверстия контактной площадки проводящим материалом, чтобы образовать контактные площадки. 2. Способ по п. 1, отличающийся тем, что прекращающий травление слой выполнен из нитрида кремния. 3. Способ по п. 1, отличающийся тем, что этап (d) содержит следующие подэтапы: (d1) образование первого оксидного слоя на результирующей структуре, имеющей прекращающий травление слой, (d2) травление первого оксидного слоя, используя в качестве точки прекращения травления прекращающий травление слой, для образования выравненного по поверхности первого оксидного слоя, и (d3) образование второго оксидного слоя на выравненном по поверхности первом оксидном слое. 4. Способ по п. 3, отличающийся тем, что второй оксидный слой образуется методом химического осаждения из паровой фазы (CVD). 5. Способ по п. 1, отличающийся тем, что этап (g) содержит следующие подэтапы: (g1) образование первого проводящего слоя на всей поверхности результирующей структуры, имеющей отверстие контактной площадки, и (g2) травление первого проводящего слоя до тех пор, пока не обнажится поверхность первой пленки ILD, чтобы образовать контактные площадки в отверстии контактной площадки. 6. Способ по п. 5, отличающийся тем, что первый проводящий слой представлен легированным примесью слоем поликремния. 7. Способ по п. 5, отличающийся тем, что подэтап (g2) выполняется методом химического металлического полирования (СМР). 8. Способ по п. 5, отличающийся тем, что подэтап (g2) выполняется методом травления первого проводящего слоя. 9. Способ по п. 1, отличающийся тем, что дополнительно содержит после этапа (g) следующие этапы: (h) образование второй пленки ILD на результирующей структуре, имеющей контактную площадку, (i) структуризация второй пленки ILD для образования контактного отверстия разрядной шины, которое обнажает поверхность какой-то части контактных площадок, (j) образование контактного штекера разрядной шины в контактном отверстии разрядной шины, и (k) образование разрядной шины на результирующей структуре этапа (j), причем разрядная шина соединяется с контактным штекером разрядной шины. 10. Способ по п. 9, отличающийся тем, что вторая пленка ILD изготовлена из борофосфосиликатного стекла (BPSG). 11. Способ по п. 9, отличающийся тем, что контактный штекер разрядной шины изготавливают из легированного примесью поликремния. 12. Способ по п. 9, отличающийся тем, что этап (k) содержит следующие подэтапы: (k1) образование аморфного вольфрамового силицидного слоя на результирующей структуре, имеющей контактный штекер разрядной шины, и (k2) структурирование вольфрамового силицидного слоя для образования разрядной шины. 13. Способ по п. 9, отличающийся тем, что дополнительно содержит после этапа (k) следующие этапы: (l) образование третьей пленки ILD на результирующей структуре, имеющей разрядную шину, (m) структурирование третьей пленки ILD для образования контактного отверстия управляющего электрода, которое обнажает поверхность другой части контактных площадок, (n) образование управляющего электрода, соединенного с полупроводниковой подложкой через контактное отверстие управляющего электрода и другую часть контактных площадок, (о) образование диэлектрической пленки на управляющем электроде и (р) образование верхнего электрода на диэлектрическом слое для завершения формирования конденсатора. 14. Способ по п. 13, отличающийся тем, что этап (l) содержит подэтап образования слоя О3-тетраэтилового ортосиликата (TEOS) методом химического осаждения из паровой фазы при атмосферном давлении (APCVD). 15. Способ по п. 13, отличающийся тем, что этап (l) содержит следующие подэтапы: (l1) образование оксидного слоя плазменного типа, (l2) образование слоя BPSG на оксидном слое плазменного типа и (l3) оплавление слоя BPSG. 16. Способ по п. 13, отличающийся тем, что управляющий электрод образуется из легированного примесью поликремния. 17. Способ по п. 13, отличающийся тем, что этап (о) содержит следующие подэтапы: (o1) образование нитридного слоя на электроде хранения, (o2) нагревание результирующей структуры этапа о1 в атмосфере азота и (o3) осуществление процесса окисления на результирующей структуре, нагретой до 750oС или выше, для образования диэлектрической пленки, имеющей нитрид/оксидную структуру. 18. Способ изготовления полупроводникового запоминающего устройства, отличающийся тем, что содержит следующие этапы: (a) образование управляющего электрода на полупроводниковой подложке, имеющей зону матрицы ячеек и зону периферийной схемы, причем управляющий электрод покрывается прокладкой, (b) образование выровненной по поверхности первой пленки межслойного диэлектрика (ILD) на полупроводниковой подложке, имеющей управляющий электрод, (c) образование второй пленки ILD на первой пленке ILD, (d) образование остающегося предохранительного слоя на второй пленке ILD, (e) структурирование остающегося предохранительного слоя, второй пленки ILD и первой пленки ILD в определенной последовательности для образования отверстия контактной площадки, которая одновременно обнажает активную зону полупроводниковой подложки и какую-то часть прокладки зоны матрицы ячеек, и (f) образование контактной площадки в отверстии контактной площадки. 19. Способ по п. 18, отличающийся тем, что прокладка выполнена из нитрида. 20. Способ по п. 18, отличающийся тем, что первая пленка ILD изготавливается из борофосфосиликатного стекла (BPSG). 21. Способ по п. 18, отличающийся тем, что первая пленка ILD выравнивается по поверхности методом химического механического полирования (СМР). 22. Способ по п. 18, отличающийся тем, что вторая пленка образована из оксида. 23. Способ по п. 18, отличающийся тем, что остающийся предохранительный слой образован из нелегированного примесью поликремния. 24. Способ по п. 23, отличающийся тем, что остающийся предохранительный слой образуется толщиной от 200 до![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-18t.gif)
25. Способ по п. 18, отличающийся тем, что этап (f) содержит подэтапы: (f1) осаждение легированного примесью поликремния на всей поверхности результирующей структуры, имеющей отверстие контактной площадки, до толщины, достаточной для заполнения отверстия контактной площадки, (f2) удаление легированного примесью поликремния части, исключая внутреннюю часть отверстия контактной площадки, и остающийся предохранительный слой для образования контактной площадки в отверстии для контактной площадки. 26. Способ по п. 25, отличающийся тем, что подэтап (f2) выполняется методом химического механического полирования (СМР).
Описание изобретения к патенту
Настоящее изобретение относится к способу изготовления полупроводникового запоминающего устройства, а в более узком смысле - к способу изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт. В общем, по мере повышения степени интегрирования динамического запоминающего устройства с произвольной выборкой (DRAM) происходит постепенное уменьшение размера ячейки, благодаря чему уменьшается допустимый предел технологического процесса изготовления полупроводникового устройства. Следовательно, степень точности выравнивания при образовании контакта в ячейке становится более важной. В DRAM контакт в зоне матрицы ячеек, в частности контакт для подсоединения электрода хранения конденсатора к полупроводниковой подложке, обычно образуется между разрядной шиной и линией управляющего электрода. Следовательно, обеспечение допустимого предела выравнивания при образовании контакта в этих условиях оказывает непосредственное влияние на состояние самого устройства. Кроме того, полупроводниковое запоминающее устройство DRAM на 64 М или более адаптирует конденсатор в структуре разрядной шины (СОВ), что имеет своим конечным результатом увеличение шаговой разности между зоной матрицы ячеек и зоной периферийной схемы. Следовательно, существуют очень большие трудности в обеспечении соответствующего предела фокуса и образования четкого рисунка. Имея в виду отмеченные выше проблемы, главной целью настоящего изобретения является создание способа изготовления полупроводникового запоминающего устройства, имеющего самовыравнивающийся контакт, за счет чего можно обеспечить достаточно большой предел выравнивания. Другой целью настоящего изобретения является создание способа изготовления полупроводникового запоминающего устройства, способного уменьшить шаговую разность между зоной матрицы ячеек и периферийной зоной. Следовательно, чтобы добиться реализации упомянутых выше целей, предлагается способ изготовления полупроводникового запоминающего устройства, содержащий этапы образования на полупроводниковой подложке управляющих электродов, причем управляющие электроды покрываются нитридной прокладкой. Затем между управляющими электродами на обнаженной поверхности полупроводниковой подложки образуется тепловой оксидный слой, после чего на всей поверхности результирующей структуры, имеющей тепловой оксидный слой соответствующей толщины, которая исключает возможность закрытия пространства между управляющими электродами, образуется прекращающий травление слой. Затем между управляющими электродами и верхней частью управляющих электродов образуется первая пленка межслойного диэлектрика (ILD), покрывающая это пространство, после чего первая пленка ILD подвергается структурированию с целью образования отверстия контактной площадки, которое обнажает прокладку и прекращающий травление слой. После этого удаляют прекращающий травление слой и тепловой оксидный слой, чтобы обнажить поверхность полупроводниковой подложки, после чего заполняют отверстие контактной площадки проводящим материалом с целью образования контактного штекера, на чем и заканчивается этап образования контактных площадок. При образовании отверстия контактной площадки рекомендуется, чтобы первый проводящий слой образовывался на всей поверхности результирующей структуры, имеющей отверстие контактной площадки, и чтобы первый проводящий слой подвергался травлению до тех пор, пока не обнажится поверхность первой пленки ILD, чтобы можно было образовать контактный штекер в отверстии контактной площадки. В данном случае является предпочтительным образовывать первый проводящий слой методом химического механического полирования (СМР) или посредством травления первого проводящего слоя. Является предпочтительным, чтобы после образования контактных площадок способ изготовления полупроводникового запоминающего устройства дополнительно содержал этапы образования второй пленки ILD на результирующей структуре, имеющей контактные площадки. После этого вторая пленка ILD подвергается структурированию с целью образования контактного отверстия разрядной шины, которое обнажает поверхность какой-либо части контактных площадок, после чего в контактном отверстии разрядной шины образуется контактный штекер разрядной шины. Затем на результирующей структуре, имеющей контактный штекер разрядной шины, образуется разрядная шина, которая соединяется с контактным штекером разрядной шины. Является также предпочтительным, чтобы после этапа образования разрядной шины способ изготовления дополнительно содержал этапы образования третьей пленки ILD на результирующей структуре, имеющей разрядную шину. После этого третья пленка ILD подвергается структурированию с целью образования контактного отверстия для электрода хранения, которое обнажает поверхность другой части контактных площадок, после чего образуется сам электрод хранения, который соединяется с полупроводниковой подложкой через контактное отверстие электрода хранения и другую часть контактных площадок. Затем на электроде хранения образуется диэлектрическая пленка, а на диэлектрическом слое образуется верхний электрод, чтобы закончить схему конденсатора. По другому аспекту настоящего изобретения предлагается способ изготовления полупроводникового запоминающего устройства, содержащий этапы образования управляющего электрода на полупроводниковой подложке, имеющей зоны матрицы ячеек и зону периферийной схемы, причем сам управляющий электрод покрыт прокладкой. Затем на полупроводниковой подложке, имеющей управляющий электрод, образуется выравненная по поверхности первая пленка межслойного диэлектрика (ILD), а на первой пленке ILD образуется вторая пленка ILD. После этого на второй пленке ILD образуется остающийся предохранительный слой, после чего остающийся предохранительный слой, вторая пленка ILD и первая пленка ILD подвергаются структуризации в определенной последовательности с целью образования отверстия для контактной площадки, которое одновременно обнажает активную зону полупроводниковой подложки и какую-то часть прокладки в зоне матрицы ячеек. Затем в отверстии контактной площадки образуется контактный штекер, на чем и заканчивается образование контактных площадок. По еще одному аспекту настоящего изобретения предлагается способ изготовления полупроводникового запоминающего устройства, содержащий этапы образования на полупроводниковой подложке управляющих электродов, причем управляющие электроды покрываются нитридной прокладкой. Затем тепловой оксидный слой образуется на поверхности полупроводниковой подложки, которая обнажается между управляющими электродами. После этого прекращающий травление слой образуется на всей поверхности результирующей структуры, имеющей тепловой оксидный слой соответствующей толщины, которая не допускает перекрытия пространства между управляющими электродами. После этого в пространстве между управляющими электродами образуется первый оксидный слой, а затем на первом оксидном слое образуется второй оксидный слой. Затем на втором оксидном слое образуется слой поликристаллического кремния, при этом слой поликристаллического кремния, второй оксидный слой, первый оксидный слой, прекращающий травление слой и тепловой оксидный слой подвергаются частичному травлению в определенной последовательности с целью образования отверстия контактной площадки, которое одновременно обнажает поверхность полупроводниковой подложки и какой-то части прокладки. Затем в отверстии контактной площадки образуется контактная площадка. По способу изготовления полупроводникового запоминающего устройства в соответствии с настоящим изобретением при образовании контактной площадки можно добиться достаточного предела выравнивания без повреждения полупроводниковой подложки и можно свести к минимуму шаговое различие в полупроводниковой подложке. Упомянутые выше цели и преимущества настоящего изобретения станут более очевидными в ходе описания в деталях предпочтительных вариантов изобретения с ссылкой на сопровождающие описание чертежи, на которых:фиг. 1 изображает схему расположения зоны матрицы ячеек полупроводникового запоминающего устройства, изготовленного способом в соответствии с первым вариантом настоящего изобретения. Фиг. 2-14 изображают виды в разрезе, иллюстрирующие способ изготовления полупроводникового запоминающего устройства в соответствии с первым вариантом настоящего изобретения. Фиг. 15-21 изображают виды в разрезе, иллюстрирующие способ изготовления полупроводникового запоминающего устройства в соответствии с вторым вариантом настоящего изобретения. Фиг. 22-28 изображают виды в разрезе, иллюстрирующие способ изготовления полупроводникового запоминающего устройства в соответствии с третьим вариантом настоящего изобретения. В соответствии со способом изготовления полупроводникового запоминающего устройства по настоящему изобретению разрядная шина и электрод хранения конденсатора соединяются с активной зоной полупроводниковой подложки через самовыравненные контактные площадки. На фиг.1 изображен план расположения зоны матрицы ячеек полупроводникового запоминающего устройства, изготовленного способом в соответствии с первым вариантом настоящего изобретения. На фиг.1 показана ситуация, когда на управляющем электроде 105 самовыравнивающим способом образованы контактные площадки 117а и 117b, на чем и завершается образование разрядной шины. На фиг.1 позиция АА обозначает активную зону, позиция 105 обозначает управляющий электрод, позиция 107 обозначает прокладку для герметизации с помощью крышки управляющего электрода 105, позиция 117а обозначает контактную площадку для подсоединения электрода хранения конденсатора к полупроводниковой подложке, позиция 117b обозначает контактную площадку для подсоединения разрядной шины к полупроводниковой подложке. Кроме того, позиция 120 представляет контактное отверстие разрядной шины, а позиция 123 представляет разрядную шину. Далее способ изготовления полупроводникового запоминающего устройства по первому варианту настоящего изобретения будет детально описываться с ссылкой на фиг.1 и на фиг.2-14 включительно. Фиг. 2а, 3а, . .., 14а являются видом в разрезе вдоль линии А-А" фиг.1; фиг. 2а, 2b,..., 14b являются видами в разрезе вдоль линии В-В" фиг.1 и фиг. 2с, 3с,..., 14с являются видами в разрезе вдоль линии С-С" фиг.1. Теперь обратимся к фиг.2а, 2b и 2с, на которых видно, что управляющий электрод 105 и прокладка 107 для герметизации управляющего электрода 105 с помощью крышки, например прокладка из нитрида кремния, образуются в определенной последовательности на полупроводниковой подложке 101, на которой активная зона и неактивная зона разделены между собой изолирующей пленкой 103, например защитным слоем оксида. Затем в активной зоне между управляющими электродами 105 методом ионной имплантации образуется исток/сток (не показан), благодаря чему завершается образование транзистора, состоящего из управляющего электрода 105 и истока/стока. Затем, чтобы защитить поверхность активной зоны полупроводниковой подложки 101, которая в процессе формирования транзистора из прекращающего травление слоя, образованного на нитридном слое, который будет образован на последующем этапе, на полупроводниковой подложке 101 образуется тепловой оксидный слой (не показан) толщиной примерно
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-2t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-3t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-4t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-5t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-6t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-7t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-8t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-9t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-10t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-11t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-12t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-13t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-14t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-15t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-16t.gif)
![способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт, патент № 2190897](http://www.fips.ru/fullimg2/rupat5/2002_10/01/2190897-17t.gif)
Обратимся к фиг.26, где видно, что на слое поликристаллического кремния 331 образуется фоторезисторная структура 333, чтобы определить контуры зоны, в которых будет образована контактная площадка. Обратимся к фиг.27, где схематически показано последовательное травление слоя поликристаллического кремния 331, второго оксидного слоя 329, первого оксидного слоя 327, прекращающего травление слоя 325 и теплового оксидного слоя 323 и использованием в качестве маски фоторезистивную структуру 333, в результате чего происходит образование структуры слоя поликристаллического кремния 331а, структуры второго оксидного слоя 329а и структуры прекращающего травление слоя 325. В это же время происходит образование отверстия контактной площадки А, которое одновременно обнажает поверхность полупроводниковой подложки 310 и прокладки 322. В данном случае даже если в процессе травления с целью образования отверстия контактной площадки А имеет место небольшое неправильное выравнивание, то процесс травления осуществляется в тех же условиях, что и для оксидного слоя, чтобы исключить вероятность повреждения изготовленной из нитрида прокладки 322 и поверхности полупроводниковой подложки 310, изготовленной из кремния. После этого удаляем фоторезистную структуру 333. Обратимся к фиг.28, где ясно видно, что на имеющей отверстие контактной площадки А результирующей структуре осаждается проводящий слой, например легированный примесью слой поликремния, до образования толщины, достаточной для заполнения отверстия контактной площадки А. После этого методом СМР осуществляется травление проводящего слоя и структуры слоя поликремния 331, причем в качестве прекращающего травление слоя используется структура второго оксидного слоя 329а, посредством чего и образуется выравненная по поверхности контактная площадка 340 в самом отверстии контактной площадки А. После этого завершение изготовления полупроводникового запоминающего устройства осуществляется тем же способом, который предусмотрен первым вариантом изобретения, проиллюстрированным на фиг.9-14 включительно. По третьему варианту настоящего изобретения образованная в пространстве каждой контактной площадки структура второго оксидного слоя (с использованием Р-тетраэтилового ортосиликата) повторно образуется в зоне матрицы ячеек, а в другой зоне, помимо зоны матрицы ячеек, также существует изготовленная из Р-тетраэтилового ортосиликата вторая оксидная структура, чтобы поверхность полупроводниковой подложки точно выравнивалась по поверхности без образования сферического коробления. Как уже отмечалось выше, в соответствии с вариантами настоящего изобретения контактная площадка образуется методом структуризации с таким расчетом, чтобы можно было гарантировать достаточный допустимый предел выравнивания без повреждения самой полупроводниковой подложки. Кроме того, после образования контактной площадки разрядной шины на этой площадке образуется разрядная шина, так что разность шага в полупроводниковой подложке сводится к минимуму, а сама полупроводниковая подложка выравнивается по поверхности более простым способом. В результате разность шага между зоной матрицы ячеек и зоной периферийной схемы уменьшается до толщины управляющего электрода. Хотя настоящее изобретение было описано и проиллюстрировано с ссылками на специфические варианты, однако для специалистов в данной области совершенно очевидно, что возможны различные дополнительные изменения и модификации без отхода от сути и объема этого изобретения.
Класс H01L21/8242 динамические структуры памяти со случайным доступом (динамические ЗУПВ)