устройство для умножения напряжения с малой зависимостью выходного напряжения от напряжения питания

Формула изобретения

1. Устройство для умножения напряжения, содержащее, по меньшей мере, два транзистора накачки, которые включены в виде последовательной схемы, причем первый транзистор накачки соединен непосредственно с входом для входного напряжения, а последний транзистор накачки соединен непосредственно или косвенно с выходом для выходного напряжения устройства, при этом затворы нечетных транзисторов накачки через первые конденсаторы нагружены первым тактовым сигналом, а четные транзисторы накачки через следующие первые конденсаторы нагружены вторым тактовым сигналом, причем нечетные соединительные узлы последовательной схемы через вторые конденсаторы соединены с третьим тактовым сигналом, а четные соединительные узлы последовательной схемы через следующие вторые конденсаторы соединены с четвертым тактовым сигналом, отличающееся тем, что выход устройства соединен с регулятором, который включает и выключает первый, второй, третий и четвертый тактовый сигнал таким образом, что при соответствующем входном напряжении устанавливается желательное выходное напряжение, причем предусмотрен делитель напряжения, который подводит частичное напряжение от напряжения, приложенного на выходе, ко всем выводам подложки, по меньшей мере, двух транзисторов накачки.

2. Устройство по п. 1, отличающееся тем, что затвор соответствующего транзистора накачки через соответствующий усилительный транзистор присоединен соответствующим соединительным узлом к предыдущему транзистору накачки или к входному напряжению, а затвор соответствующего усилительного транзистора присоединен соответствующим соединительным узлом к следующему транзистору накачки или к выходному напряжению, причем все выводы подложки усилительных транзисторов и транзисторов накачки питаются частичным напряжением, образованным делителем напряжения.

3. Устройство по п. 1 или 2, отличающееся тем, что делитель напряжения выполнен в виде последовательной схемы р-канального МОП-транзистора и токоограничительного элемента, а частичное напряжение приложено к соединительному узлу между р-канальным МОП-транзистором и токоограничительным элементом, который соединен с опорным потенциалом, причем отличный от соединительного узла вывод первого МОП-транзистора соединен с выходом устройства и вывод затвора р-канального МОП-транзистора соединен с напряжением питания.

4. Устройство по п. 3, отличающееся тем, что два следующих МОП-транзистора включены в качестве диодов и образуют токоограничительный элемент.

5. Устройство по любому из пп. 1-4, отличающееся тем, что устройство регулирования для включения и выключения такта накачки и усиления содержит пропорционально-дифференциальный регулятор.

Описание изобретения к патенту

Для программирования энергонезависимых запоминающих устройств, как например ЭСППЗУ с быстрым параллельным стиранием применяют полученное так называемыми генераторами накачки напряжения "высокое напряжение" до порядка 30 В, причем эти генераторы накачки напряжения работают по принципу емкостного умножения напряжения и содержат по одному МОП-диоду и одному конденсатору на ступень накачки. В случае интегральных схем, в которых должны допускаться сильные колебания напряжения питания, используют регулированные генераторы накачки напряжения, которые обеспечивают в значительной степени постоянное внутреннее номинальное напряжение. Эти генераторы накачки заряда или соответственно напряжения должны быть рассчитаны таким образом, чтобы также с малыми напряжениями питания, например 2,5 В еще достигалось внутреннее номинальное напряжение, например 5 В. Это приводит, однако, к тому, что при высоких напряжениях питания, например 5 или 6 В, достигались в очень короткое время сравнительно очень высокие напряжения 20 или 30 В, что приводит к значительным проблемам регулирования.

Из публикации A. Umezawa et al. "A 5-V-Only Operation 0,6 m Flash EEPROM with Row Decoder Scheme in Triple-Well Structure", IEEE Jornal of Solid State Circuits, т. 27, 11 (1992), известно устройство для умножения напряжения с высоковольтными р-МОП-транзисторами и дополнительными усилительными транзисторами. Это устройство, однако, не пригодно для интегральных схем, в которых должны допускаться сильные колебания напряжения питания.

Из европейской заявки 0350462 известно регулирование выходного напряжения умножителя напряжения, при котором тактовые сигналы происходят от кольцевого генератора, частота которого зависит от выходного напряжения.

Из европейской заявки 0135889 известна схема для умножения напряжения, в которой подложки р-канальных транзисторов жестко соединены с напряжением питания, а подложки n-канальных транзисторов жестко соединены с опорным потенциалом.

Из европейской заявки 0678970 известна схема для умножения напряжения, в которой предусмотрены несколько подобных ступеней, которые содержат соответственно два транзистора и два конденсатора, причем выводы подложки всех транзисторов имеют общий уровень напряжения.

Задачей изобретения поэтому является указание устройства для умножения напряжения, которое имеет малую зависимость выходного напряжения от напряжения накачки или соответственно напряжения питания и является пригодным для возможно широкого диапазона напряжения питания.

Эта задача решается согласно изобретению признаками п. 1 формулы изобретения. Предпочтительные формы выполнения следуют из зависимых пунктов формулы изобретения.

Изобретение поясняется с помощью чертежей, на которых показано:

фиг. 1 - блок-схема устройства, соответствующего изобретению,

фиг. 2 - диаграмма для представления выходного напряжения в зависимости от напряжения накачки в случаях известного устройства для умножения напряжения и устройства, соответствующего изобретению.

На фиг. 1 в качестве примера показано соответствующее изобретению четырехступенчатое устройство для получения выходного напряжения V_pmp, причем первая ступень содержит транзистор X1 накачки в виде МОП-транзистора X1 и усилительный транзистор Y1 в виде n-МОП-транзистора Y1, а также конденсатор 11 и конденсатор 12, вторая ступень содержит транзисторы накачки Х2 и усилительный Y2 в виде n-МОП-транзисторов Х2, Y2, а также конденсаторы 21, 22, третья ступень содержит транзисторы накачки Х3 и усилительный Y3 в виде n-МОП-транзисторов Х3, Y3, а также конденсаторы 31, 32 и четвертая ступень содержит транзисторы накачки Х4 и усилительный Y4 в виде n-МОП-транзисторов Х4, Y4 а также конденсаторы 41 и 42. Входное напряжение V_in в соответствующем изобретению устройстве подведено к первому выводу транзистора X1, причем этот вывод соединен с первым выводом транзистора Y1 и представляет собой вход первой ступени. Затвор транзистора X1 соединен со вторым выводом транзистора Y1 и через конденсатор 11 с тактовым входом F4. Выход первой ступени соединен с выводом затвора транзистора Y1 и вторым выводом транзистора X1, а также через конденсатор 12 с тактовым сигналом F1. Вход второй ступени соединен с выходом первой ступени, а выход второй ступени соединен с входом третьей ступени. Конструкция второй ступени соответствует конструкции первой ступени, причем конденсатор 21 соединен не как конденсатор 11 с тактовым сигналом F4, а с входом тактового сигнала F2, а конденсатор 22 не как конденсатор 12 с входом тактового сигнала F1, а с входом тактового сигнала F3. Третья и четвертая ступени соответствуют по своей конструкции и питанию тактовым сигналом двум первым ступеням и включены после второй ступени. На выходе четвертой ступени предусмотрен включенный в прямом направлении диод D, к выводу катода которого приложено выходное напряжение V_pmp.

Усилительные транзисторы Y1. ..Y4, хотя и повышают эффективность генератора накачки напряжения, однако не являются обязательно необходимыми для изобретения.

Из напряжения питания V_dd, которое может колебаться здесь, например, между 2,5 и 5 В, получают такты накачки F1 и F3 и такты усиления F2 и F4, например, с помощью генератора и последующей триггерной логики. Тактовые напряжения F1. . . F4 при этом колеблются в том же диапазоне, что и напряжение питания. С помощью блока регулирования, например пропорционально-дифференциального блока регулирования PD, который выполнен так, что при соответствующем входном напряжении V_in устанавливается желаемое выходное напряжение V_pmp также без специального подключения выводов подложки, если только имеется подходящий для напряжений регулятор.

В качестве блока регулирования может использоваться также простой пропорциональный регулятор или более эффективный, но более сложный пропорционально-интегрально-дифференциальный (ПИД-)регулятор.

Кроме того, соответствующее изобретению устройство содержит регулируемый делитель напряжения, который содержит Р-канальные транзисторы M1, M2 и М3, причем эти транзисторы M1...М3 включены последовательно и оба транзистора M2 и М3 включены как токоограничительные диоды. Вместо токоограничительных диодов возможными являются также другие токоограничительные элементы, как например, один или несколько резисторов. Первый вывод транзистора M1 нагружен выходным напряжением V_pmp, а второй вывод транзистора M1, затвор которого нагружен напряжением V_dd, соединен с первым выводом транзистора M2, причем соединительный узел поставляет напряжение V_w, которое подводится к всем выводам подложки транзисторов X1...Х4, а также Y1...Y4. Второй вывод и вывод затвора транзистора M2 соединен с выводом подложки и первым выводом транзистора М3. Второй вывод и вывод затвора транзистора М3 соединен с опорным потенциалом gnd.

В настоящем изобретении имеющийся эффект управления подложки высоковольтных КМОП-транзисторов нацеленно используют для того, чтобы сделать более эффективными генераторы накачки напряжения при малых напряжениях питания _dd и ухудшить их при высоких напряжениях питания V_dd, что значительно упрощает регулирование. Регулирование является более простым потому, что, как показано на фиг. 2, подлежащий регулированию размах напряжения V_рmр, при размахе напряжения V_dd здесь от 2,5 до 5,5 В, снижается от 12,6 В только до 4,5 В.

Для этой цели при усиленном генераторе накачки заряда амплитуды усиления должны снижаться до примерно 1 В, чтобы задействовал эффект управления подложки. Делитель напряжения транзисторов M1...M3 вызывает через развязку напряжения питания V_dd через затвор транзистора M1 более низкое напряжение на кармане V_w на выводах подложки транзисторов X1...Х4 и, при необходимости, Y1. . . Y4 при высоком напряжении питания V_dd, что соответствует низкому коэффициенту управления подложки.

При напряжении питания V_dd, например 2,5 В, напряжение на кармане V_w составляет, например, 4,3 В и достигает от значения напряжения питания порядка 4,7 В, постоянное значение порядка 0,7 В. В случае напряжений питания V_dd меньше или равных 3,1 В ток утечки течет через включенные в прямом направлении диоды между истоком и р-карманом транзисторов X1...Х4 и, при необходимости, Y1...Y4, за счет чего напряжение на кармане V_w снижается. Для линейно регулируемого диапазона делителя напряжения из транзисторов M1...М3, то есть для напряжений питания между 3,1 и 4,7 В, достигается чувствительность напряжения накачки на выходное напряжение 9,1 В/1 В по сравнению с 4,4 В/1 В для устройства без делителя напряжения из транзисторов M1...М3. Эта меньшая зависимость выходного напряжения накачки от напряжения питания V_dd приводит к значительному упрощению регулирования.

На фиг. 2 представлена диаграмма, на которой выходное напряжение V_pmp представлено через амплитуду импульсов усиления/накачки F1...F4 для соответствующего изобретению устройства в виде графа 1 и для соответствующего устройства без делителя напряжения из транзисторов M1...М3 в виде графа 2. Амплитуда напряжения накачки импульсов F1 и F3 соответствует при этом напряжению питания V_dd и показанная на фиг. 2 диаграмма следовательно отражает качественно также меньшую зависимость напряжения накачки V_pmp от напряжения питания V_dd в случае соответствующего изобретению устройства. Усилительные импульсы имеют предпочтительно амплитуду 1 В.