самосинхронизируемое устройство дескремблирования

Формула изобретения

1. Самосинхронизируемое устройство дескремблирования, содержащее регистр сдвига, состоящий из N D-триггеров, причем тактовый Т вход самосинхронизируемого устройства дескремблирования соединен с тактовыми входами К D-триггеров регистра сдвига и является тактовым Т выходом самосинхронизируемого устройства дескремблирования, информационный И вход самосинхронизируемого устройства дескремблирования соединен с информационным И входом регистра сдвига, информационный выход предыдущего D-триггера регистра сдвига соединен с информационным входом последующего D-триггера регистра сдвига, отличающееся тем, что введены блок вентилей, оперативное запоминающее устройство, устройство настройки, причем информационные выходы 1, 2, 3,...,N регистра сдвига соединены соответственно с информационными входами блока вентилей, информационные выходы Q0, Q1, Q2,...,Qn которого соединены соответственно с адресными входами А0, А1, А2,...,Аn оперативного запоминающего устройства, входы чтения ОЕ и записи WE которого соединены с соответствующими выходами устройства настройки, информационный вход-выход D соединен с входом-выходом данных настройки Dн устройства настройки и является информационным И выходом самосинхронизируемого устройства дескремблирования, адресные входы А0, А1, А2,...,Аn соединены с соответствующими выходами устройства настройки, входы работа-настройка Р/Н, записи WE, чтения ОЕ, установки в ноль Сброс, тактов настройки Тн и вход-выход данных D устройства настройки являются соответствующими входами самосинхронизируемого устройства дескремблирования, вход работа-настройка Р/Н самосинхронизируемого устройства дескремблирования соединен с соответствующим входом блока вентилей.

2. Устройство по п. 1, отличающееся тем, что устройство настройки содержит первый, второй, третий, четвертый и пятый инверторы, первый, второй и третий двухвходовые элементы ИЛИ, первый, второй и третий двухвходовые элементы И, счетчик, первый и второй вентили, причем вход работа-настройка Р/Н устройства настройки соединен с входами первого, третьего и четвертого инверторов, с первыми входами первого, второго и третьего двухвходовых элементов ИЛИ, и с соответствующим входом счетчика, адресные выходы А0, А1, А2, ...,Аn которого являются соответствующими выходами устройства настройки, вход записи WE устройства настройки соединен со вторым входом первого двухвходового элемента ИЛИ, выход которого является выходом записи WE устройства настройки, вход чтения ОЕ устройства настройки соединен с входом второго инвертора, выход которого соединен с вторым входом первого двухвходового элемента И, первый вход которого соединен с выходом первого инвертора, вход установки в ноль Сброс устройства настройки соединен с вторым входом второго двухвходового элемента И, выход которого соединен с входом установки в ноль Сброс счетчика, а первый вход - с выходом третьего инвертора, вход тактов настройки Тн устройства настройки соединен с вторым входом третьего двухвходового элемента И, выход которого соединен с тактовым входом К счетчика, а первый вход - с выходом четвертого инвертора, выход первого двухвходового элемента И соединен с вторым входом второго двухвходового элемента ИЛИ, выход которого соединен с входом пятого инвертора и управляющим входом второго вентиля, выход которого соединен с входом-выходом данных настройки Dн устройства настройки и входом первого вентиля, выход пятого инвертора соединен с выходом чтения ОЕ устройства настройки и вторым входом третьего двухвходового элемента ИЛИ, выход которого соединен с управляющим входом первого вентиля, выход которого соединен с входом-выходом данных D устройства настройки и входом второго вентиля.

Описание изобретения к патенту

Изобретение относится к технике цифровой связи, а именно к устройствам для дескремблирования цифровой информации в системах передач с временным уплотнением.

Известно устройство [1], содержащее регистр сдвига, сумматоры по модулю два, входы и выходы устройства, соединенные определенным образом.

Это устройство из-за добавления времени прохождения сигналов через несколько логических схем непригодно для более высоких скоростей обработки цифровой информации.

Наиболее близким по технической сущности к заявленному изобретению является выбранное в качестве прототипа несинхронизируемое устройство кодирования и декодирования [2] , содержащее регистр сдвига, сумматоры по модулю два, входы и выходы устройства, соединенные определенным образом.

Недостатками данного устройства являются:

- невозможность одним и тем же устройством осуществить дескремблирование цифровой информации с различными полиномами скремблеров;

- значительные аппаратные затраты, при работе устройства со скоростью передачи информации свыше 160 Мбит/с;

- невозможность перекоммутации соединений между разрядами регистра сдвига и сумматорами при дескремблировании цифровой информации с различными полиномами скремблеров, без повторной разработки устройства.

Технической задачей изобретения является расширение функциональных возможностей за счет дескремблирования цифровой информации с различными полиномами скремблеров, увеличение быстродействия и сокращение оборудования.

Указанная задача решается тем, что в известное устройство дескремблирования, содержащее регистр сдвига, состоящий из N D-триггеров, причем тактовый Т вход самосинхронизируемого устройства дескремблирования соединен с тактовыми входами К D-триггеров регистра сдвига и является тактовым Т выходом самосинхронизируемого устройства дескремблирования, информационный И вход самосинхронизируемого устройства дескремблирования соединен с информационным И входом регистра сдвига, информационный выход предыдущего D-триггера регистра сдвига соединен с информационным входом последующего D-триггера регистра сдвига, введены блок вентилей, оперативное запоминающее устройство, устройство настройки, причем информационные выходы 1,2,3,...,N регистра сдвига соединены соответственно с информационными входами блока вентилей, информационные выходы Q0, Q1, Q2,..., Qn которого соединены соответственно с адресными входами А0, А1, А2,..., Аn оперативного запоминающего устройства, входы чтения ОЕ и записи WE которого соединены с соответствующими выходами устройства настройки, информационный вход - выход D соединен с входом - выходом данных настройки Dн устройства настройки и является информационным И выходом самосинхронизируемого устройства дескремблирования, адресные входы А0, А1, А2, ..., Аn соединены с соответствующими выходами устройства настройки, входы работа-настройка Р/Н, записи WE, чтения ОЕ, установки в ноль Сброс, тактов настройки Тн и вход - выход данных D устройства настройки являются соответствующими входами самосинхронизируемого устройства дескремблирования, вход работа-настройка Р/Н самосинхронизируемого устройства дескремблирования соединен с соответствующим входом блока вентилей.

Устройство настройки содержит первый, второй, третий, четвертый и пятый инверторы, первый, второй и третий двухвходовые элементы ИЛИ, первый, второй и третий двухвходовые элементы И, счетчик, первый и второй вентили, причем вход работа-настройка Р/Н устройства настройки соединен с входами первого, третьего и четвертого инверторов, с первыми входами первого, второго и третьего двухвходовых элементов ИЛИ и с соответствующим входом счетчика, адресные выходы А0, А1, А2,..., Аn которого являются соответствующими выходами устройства настройки, вход записи WE устройства настройки соединен с вторым входом первого двухвходового элемента ИЛИ, выход которого является выходом записи WE устройства настройки, вход чтения ОЕ устройства настройки соединен с входом второго инвертора, выход которого соединен с вторым входом первого двухвходового элемента И, первый вход которого соединен с выходом первого инвертора, вход установки в ноль Сброс устройства настройки соединен с вторым входом второго двухвходового элемента И, выход которого соединен с входом установки в ноль Сброс счетчика, а первый вход - с выходом третьего инвертора, вход тактов настройки Тн устройства настройки соединен с вторым входом третьего двухвходового элемента И, выход которого соединен с тактовым входом К счетчика, а первый вход-с выходом четвертого инвертора, выход первого двухвходового элемента И соединен с вторым входом второго двухвходового элемента ИЛИ, выход которого соединен с входом пятого инвертора и управляющим входом второго вентиля, выход которого соединен с входом - выходом данных настройки Dн устройства настройки и входом первого вентиля, выход пятого инвертора соединен с выходом чтения ОЕ устройства настройки и вторым входом третьего двухвходового элемента ИЛИ, выход которого соединен с управляющим входом первого вентиля, выход которого соединен с входом-выходом данных D устройства настройки и входом второго вентиля.

Новизна технического решения заключается в наличии в заявленном устройстве новых схемных элементов: блока вентилей, оперативного запоминающего устройства, устройства настройки.

Таким образом, изобретение соответствует критерию "новизна".

Анализ известных технических решений в исследуемой и смежной областях позволяет сделать вывод, что введенные функциональные узлы известны. Однако введение их в самосинхронизируемое устройство дескремблирования с указанными связями придает ему новые свойства. Введенные функциональные узлы взаимодействуют таким образом, что позволяют расширить его функциональные возможности, увеличить быстродействие при сокращении оборудования.

Таким образом, изобретение соответствует критерию "Изобретательский уровень", так как оно для специалиста явным образом не следует из уровня техники.

Изобретение может быть использовано в цифровых системах передачи информации высших порядков с асинхронным объединением цифровых потоков.

Таким образом, изобретение соответствует критерию "Промышленная применимость".

На фиг.1 представлена структурная электрическая схема предлагаемого самосинхронизируемого устройства дескремблирования; на фиг.2 - структурная электрическая схема устройства настройки.

Самосинхронизируемое устройство дескремблирования (фиг.1) содержит регистр сдвига 1, состоящий из N D-триггеров, блок вентилей 2, оперативное запоминающее устройство 3, устройство настройки 4, причем тактовый Т вход самосинхронизируемого устройства дескремблирования соединен с тактовыми входами К D-триггеров регистра сдвига 1 и является тактовым Т выходом самосинхронизируемого устройства дескремблирования, информационный И вход самосинхронизируемого устройства дескремблирования соединен с информационным И входом регистра сдвига 1, информационный выход предыдущего D-триггера регистра сдвига 1 соединен с информационным входом последующего D-триггера регистра сдвига 1, информационные выходы 1,2,3,..., N регистра сдвига 1 соединены соответственно с информационными входами блока вентилей 2, информационные выходы Q0, Q1, Q2, . .., Qn которого соединены соответственно с адресными входами А0, А1, А2,..., Аn оперативного запоминающего устройства 3, входы чтения ОЕ и записи WE которого соединены с соответствующими выходами устройства настройки 4, информационный вход - выход D соединен с входом - выходом данных настройки Dн устройства настройки 4 и является информационным И выходом самосинхронизируемого устройства дескремблирования, адресные входы А0, А1, А2,...,Аn соединены с соответствующими выходами устройства настройки 4, входы работа-настройка Р/Н, записи WE, чтения ОЕ, установки в ноль Сброс, тактов настройки Тн и вход - выход данных D устройства настройки 4 являются соответствующими входами самосинхронизируемого устройства дескремблирования, вход работа-настройка Р/Н самосинхронизируемого устройства дескремблирования соединен с соответствующим входом блока вентилей 2.

Устройство настройки 4 (фиг. 2) содержит первый, второй, третий, четвертый и пятый инверторы 5, 6, 7, 8 и 9, первый, второй и третий двухвходовые элементы ИЛИ 10, 11 и 12, первый, второй и третий двухвходовые элементы И 13, 14 и 15, счетчик 16, первый и второй вентили 17 и 18, причем вход работа-настройка Р/Н устройства настройки 4 соединен с входами первого, третьего и четвертого инверторов 5, 7 и 8, с первыми входами первого, второго и третьего двухвходовых элементов ИЛИ 10, 11 и 12 и с соответствующим входом счетчика 16, адресные выходы А0, А1, А2,..., Аn которого являются соответствующими выходами устройства настройки 4, вход записи WE устройства настройки 4 соединен с вторым входом первого двухвходового элемента ИЛИ 10, выход которого является выходом записи WE устройства настройки 4, вход чтения ОЕ устройства настройки 4 соединен с входом второго инвертора 6, выход которого соединен с вторым входом первого двухвходового элемента И 13, первый вход которого соединен с выходом первого инвертора 5, вход установки в ноль Сброс устройства настройки 4 соединен с вторым входом второго двухвходового элемента И 14, выход которого соединен с входом установки в ноль Сброс счетчика 16, а первый вход - с выходом третьего инвертора 7, вход тактов настройки Тн устройства настройки 4 соединен с вторым входом третьего двухвходового элемента И 15, выход которого соединен с тактовым входом К счетчика 16, а первый вход - с выходом четвертого инвертора 8, выход первого двухвходового элемента И 13 соединен с вторым входом второго двухвходового элемента ИЛИ 11, выход которого соединен с входом пятого инвертора 9 и управляющим входом второго вентиля 18, выход которого соединен с входом-выходом данных настройки Dн устройства настройки 4 и входом первого вентиля 17, выход пятого инвертора 9 соединен с выходом чтения ОЕ устройства настройки 4 и вторым входом третьего двухвходового элемента ИЛИ 12, выход которого соединен с управляющим входом первого вентиля 17, выход которого соединен с входом - выходом данных D устройства настройки 4 и входом второго вентиля 18.

Самосинхронизируемое устройство дескремблирования работает следующим образом.

Самосинхронизируемое устройство дескремблирования имеет два режима. Первый - режим настройки, второй - режим работы.

В первом режиме осуществляется запись данных в оперативное запоминающее устройство 3 с помощью устройства настройки 4, которое работает следующим образом.

На вход работа-настройка Р/Н устройства настройки 4 подается потенциал Лог."0", который поступает на входы первого, третьего, четвертого инверторов 5, 7, 8, на первые входы первого, второго, третьего двухвходовых элементов ИЛИ 10, 11, 12 и на соответствующий вход счетчика 16 устройства настройки 4. При этом адресные выходы А0, А1, А2,...,Аn счетчика 16 устанавливаются в активное состояние. Сигналами, поступающими с первого, третьего и четвертого инверторов 5, 7 и 8 на первые входы соответственно первого, второго и третьего двухвходовых элементов И 13, 14 и 15, разрешается работа последних. В исходном состоянии через вход записи WE и вход чтения ОЕ устройства настройки 4 потенциалы Лог. "1" поступают на второй вход первого двухвходового элемента ИЛИ 10 и на вход второго инвертора 6. При этом потенциал Лог. "1" с выхода первого двухвходового элемента ИЛИ 10 поступает на выход записи WE устройства настройки 4, с выхода второго инвертора 6 потенциал Лог. "0" поступает на второй вход первого двухвходового элемента И 13, с выхода которого на второй вход второго двухвходового элемента ИЛИ 11. С его выхода потенциал Лог. "0" поступает на вход пятого инвертора 9 и на управляющий вход второго вентиля 18, разрешая прохождения сигнала с входа-выхода данных D устройства настройки 4 на вход-выход данных настройки Dн. С выхода пятого инвертора 9 потенциал Лог. "1" поступает на выход чтения ОЕ устройства настройки 4 и на второй вход третьего двухвходового элемента ИЛИ 12, с выхода которого поступает на управляющий вход первого вентиля 17, последний устанавливается в третье состояние, тем самым, запрещая прохождения сигнала с входа-выхода данных настройки Dн устройства настройки 4 на его вход-выход данных D.

По сигналу Лог. "1", поступающему на вход установки в ноль Сброс устройства настройки 4 и далее - на второй вход открытого второго двухвходового элемента И 14, и далее на вход установки в ноль Сброс счетчика 16, последний устанавливается в нулевое состояние. После этого сигнал с входа-выхода данных D устройства настройки 4 через открытый второй вентиль 18 и вход-выход данных настройки Dн устройства настройки 4 поступает на информационный вход-выход D оперативного запоминающего устройства 3, и по сигналу Лог. "0", поступающему на вход записи WE устройства настройки 4 и далее через первый двухвходовой элемент ИЛИ 10 - на выход записи WE устройства настройки 4, сигнал Лог. "0" поступает на соответствующий вход оперативного запоминающего устройства 3. По этому сигналу оперативное запоминающее устройство 3 осуществляет запись данных, поступающих на его информационный вход-выход D по соответствующему нулевому адресу на адресных входах А0, А1, А2,..., Аn.

Далее с входа тактов настройки Тн устройства настройки 4 через открытый третий двухвходовой элемент И 15 сигнал поступает на тактовый вход К счетчика 16, изменяя его состояние, и по новому адресу, поступающему с адресных выходов А0, А1, А2, . .., Аn устройства настройки 4, - на соответствующие входы оперативного запоминающего устройства 3, в последнем осуществляется запись новых данных по алгоритму описанному выше.

После этого необходимо осуществить проверку правильности записи данных в оперативном запоминающем устройстве 3. Для этого по сигналу, поступающему на вход установки в ноль Сброс устройства настройки 4, его счетчик 16 устанавливается в нулевое состояние. Сигнал Лог. "0", поступая на вход чтения ОЕ устройства настройки 4 и далее через второй инвертор 6, первый двухвходовой элемент И13 и второй двухвходовой элемент ИЛИ 11 - на управляющий вход второго вентиля 18, переводит его в третье состояние, а сигнал, поступающий с выхода третьего двухвходового элемента ИЛИ 12 на управляющий вход первого вентиля 17, открывает его, тем самым разрешая прохождение сигналов с входа-выхода данных настройки Dн на вход-выход данных D устройства настройки 4 и далее - в контроллер персональной электронной вычислительной машины (ПЭВМ).

Также по сигналу Лог. "0", поступающему с выхода чтения ОЕ устройства настройки 4 на соответствующий вход оперативного запоминающего устройства 3, из последнего по соответствующему адресу считывается информация, которая с информационного входа-выхода D поступает на вход-выход данных настройки Dн устройства настройки 4 и далее через его открытый первый вентиль 17 и вход-выход данных D - в контроллер ПЭВМ. В ПЭВМ осуществляется сравнение записанной и считанной информации. При положительном результате сравнения на вход тактов настройки Тн устройства настройки 4 поступает сигнал, по которому, как было описано выше, счетчик 16 меняет свое состояние и осуществляется считывание информации по следующему адресу.

Необходимо отметить, что в первом режиме сигнал Лог. "0" с входа работа-настройка Р/Н самосинхронизируемого устройства дескремблирования поступает на соответствующий вход блока вентилей 2, устанавливая его информационные выходы Q0, Q1, Q2,...,Qn в третье состояние.

Формирование данных для записи в оперативное запоминающее устройство 3.

Данные для заполнения оперативного запоминающего устройства 3 предварительно формируются в ПЭВМ таким образом, что каждый бит данных, записываемый по адресному входу А0, A1, А2,..., Аn, является результатом сложения по модулю два сигналов с информационных выходов D-триггеров регистра сдвига 1, определяемых полиномом скремблера.

Для уяснения работы самосинхронизируемого устройства дескремблирования необходимо рассмотреть пример. Предположим, что предлагаемому устройству, необходимо осуществить операцию дескремблирования цифрового потока с полиномом скремблера 3,2. Другими словами произвести сложение по модулю два сигналов с информационных выходов 1, 3 и 4-го D-триггеров регистра сдвига 1. Перечисленные D-триггеры имеют на информационном выходе конечное двоичное число состояний, а именно:

0000;

0001;

0010;

0011;

.

.

.

1111.

Другими словами, зная полином скремблера, можно заранее рассчитать выходную информационную последовательность, а именно при заполнении разрядов D-триггеров регистра сдвига 1, например 0000 после операции дескремблирования с полиномом 3,2, выходная информационная последовательность соответствует 0, при 0001 получаем 1, при 1111 получаем 1 и так далее.

В соответствии с выше описанным алгоритмом осуществляется формирование данных в ПЭВМ и их последующая запись в оперативное запоминающее устройство 3.

Режим работы самосинхронизируемого устройства дескремблирования.

С информационного И входа самосинхронизируемого устройства дескремблирования информационная последовательность поступает на соответствующий вход И регистра сдвига 1 и далее продвигается с информационного выхода предыдущего D-триггера на информационный вход последующего D-триггера в сопровождении тактовых импульсов поступающих с тактового Т входа предлагаемого устройства на тактовые входы К D-триггеров регистра сдвига 1.

При поступлении потенциала Лог "1" на вход работа - настройка Р/Н самосинхронизируемого устройства дескремблирования и далее - на соответствующий вход блока вентилей 2 разрешается прохождение сигналов с информационных выходов Q1, Q2, Q3,..., Qn блока вентилей 2 соответственно на адресные входы А0, А1, А2, . .., Аn оперативного запоминающего устройства 3. При этом адресные выходы А0, А1, A2,..., Аn и первый, второй вентили 17 и 18 устройства настройки 4 устанавливаются в третье состояние. На его выходе чтения ОЕ устанавливается потенциал Лог. "0", поступающий на соответствующий вход оперативного запоминающего устройства 3, которое тем самым устанавливается в режим считывания.

Информационная последовательность с выходы D-триггеров регистра сдвига 1 по сути является адресом, поступающим на адресные входы А0, А1, А2,... Аn оперативного запоминающего устройства 3. При заполнении регистра сдвига 1 информационными символами на информационном выходе D оперативного запоминающего устройства 3 и далее - на соответствующем выходе И самосинхронизируемого устройства дескремблирования получаем информационную последовательность, подвергнутую процедуре дескремблирования.

В случае изменения полинома скремблера на передающей стороне необходимо в соответствии с описанным алгоритмом сформировать новые данные и осуществить их запись в оперативное запоминающее устройство 3.

Для технической реализации самосинхронизируемого устройства дескремблирования использованы синхронное оперативное запоминающее устройства (ОЗУ) и программируемая пользователем логическая интегральная схема (ППЛИС). Анализ современного состояния выше перечисленной элементной базы позволяет сделать вывод, что синхронное ОЗУ, обладая быстродействием порядка 2 нс, обеспечит стабильную работу устройства со скоростями передачи информации более 200 Мбит/с.