аналого-цифровой преобразователь

Формула изобретения

Аналого-цифровой преобразователь, содержащий схему сравнения, на первый вход которой подается входное преобразуемое напряжение с первого входа устройства, а ко второму входу подключен выход цифроаналогового преобразователя (ЦАП), первые и вторые входы которого являются первыми выходами устройства, вторые входы ЦАП соединены с выходами регистра, первый вход которого является вторым входом АЦП, генератор импульсов, отличающийся тем, что в него введены счетчик, постоянное запоминающее устройство (ПЗУ), АЦП считывания, триггер, первый вход которого соединен со вторым входом устройства, выход является вторым выходом устройства и подключен к входу генератора импульсов, выход которого соединен со вторым входом триггера и первым входом счетчика, второй вход которого соединен с его выходом, третьими входами триггера и схемы сравнения, а также со вторым входом регистра, первый вход устройства соединен с первым входом АЦП считывания, второй вход которого соединен с выходом триггера, а выходы подключены к первым входам ЦАП и ПЗУ, второй вход ПЗУ соединен с выходом схемы сравнения, третьи входы подключены к выходу регистра, первые выходы ПЗУ соединены с третьими входами регистра, вторые выходы - с третьими входами счетчика, а третий выход - с четвертым входом триггера.

Описание изобретения к патенту

Изобретение относится к электроизмерительной и вычислительной технике и может быть использовано для преобразования аналогового напряжения в код.

Известен N-разрядный АЦП считывания, содержащий делитель опорного напряжения, 2^N стробируемых компараторов напряжения (КН), дешифратор, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, регистр (Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. -М.: Энергоатомиздат, 1990. -С.151, рис.3.17).

Недостатком АЦП считывания является быстро возрастающая сложность с увеличением разрядности, т.к. для построения N-разрядного АЦП требуется 2^N компараторов напряжения и делитель напряжения, содержащий такое же количество одинаковых сопротивлений. В то же время АЦП подобного типа обеспечивают максимальное быстродействие, преобразование осуществляется за один такт работы.

Наиболее близким по технической сущности к предлагаемому является АЦП последовательного приближения, содержащий схему сравнения (СС), на первый вход которого подается входное преобразуемое напряжение, а выход подключен к первому входу регистра последовательной аппроксимации (РПА), первые выходы которого подключены к входам цифроаналогового преобразователя (ЦАП) и одновременно являются выходами АЦП, выход ЦАП подключен ко второму входу схемы сравнения, второй вход регистра последовательной аппроксимации является вторым входом АЦП, третий вход которого соединен с выходом элемента И, а второй выход - со вторым входом этого элемента И, первый вход которого подключен к выходу генератора тактовых импульсов (Чернов В.Г. Устройства ввода-вывода аналоговой информации для цифровых систем сбора и обработки данных. - М.: Машиностроение, 1988. -С. 85, рис.57. Функциональная схема и временные диаграммы АЦП последовательной аппроксимации). АЦП последовательного приближения характеризуется следующими особенностями. В процессе подбора кода используется метод половинного деления. Процесс преобразования всегда длится N тактов, где N - разрядность АЦП, а длительность преобразования составляет Т_пр = Nt_ЦАП, где t_ЦАП - время установления напряжения на выходе ЦАП при смене кода на его входе. В качестве t_ЦАП берется значение, равное его максимальному значению t_ЦАПmax (соответствующее подаче на вход ЦАП после нулевого максимального кода для данного ЦАП), т.е. не учитывается различное время установления выходного напряжения на выходе ЦАП для различных кодов.

Недостатком устройства является низкое быстродействие, поскольку не учитывается время установления напряжения на выходе цифроаналогового преобразователя и поиск производится среди всех возможных кодов.

Технический результат - повышение быстродействия АЦП за счет выполнения преобразования в два этапа. На первом этапе производится "грубое" преобразование с помощью АЦП считывания малой разрядности, благодаря чему сужается область поиска на втором этапе. На втором этапе выполняется оптимальная логическая процедура подбора выходного кода в выделенной области, учитывающей как статистические характеристики сигнала, так и временные характеристики ЦАП (время установления напряжения на выходе).

Поставленный технический результат достигается тем, что в АЦП последовательного приближения, содержащего схему сравнения (СС), на первый вход которой подается входное преобразуемое напряжение с первого входа устройства, а ко второму входу подключен выход ЦАПа, первые и вторые входы которого являются первыми выходами устройства, вторые входы ЦАП соединены с выходами регистра, первый вход которого является вторым входом АЦП, генератор импульсов, введены счетчик, постоянное запоминающее устройство (ПЗУ), АЦП считывания, триггер, первый вход которого соединен со вторым входом устройства, выход является вторым выходом устройства и подключен к входу генератора импульсов, выход которого соединен со вторым входом триггера и первым входом счетчика, второй вход которого соединен с его выходом, третьими входами триггера и схемы сравнения, а также со вторым входом регистра, первый вход устройства соединен с первым входом АЦП считывания, второй вход которого соединен с выходом триггера, а выходы подключены к первым входам ЦАП и ПЗУ, второй вход ПЗУ соединен с выходом схемы сравнения, третьи входы подключены к выходу регистра, первые выходы ПЗУ соединены с третьими входами регистра, вторые выходы - с третьими входами счетчика, а третий выход - с четвертым входом триггера.

Структурная схема предлагаемого устройства отличается от известного тем, что в него введены счетчик, постоянное запоминающее устройство (ПЗУ), АЦП считывания и триггер, которые являются стандартными узлами аналоговой и цифровой вычислительной техники. В качестве триггера может быть использована микросхема 155ТВ1 счетчика - 555ИЕ17, ПЗУ - 555РЕ4 (Аванесян Г.Р., Левшин В. П. Интегральные микросхемы ТТЛ, ТТЛШ: Справочник. - М.: Машиностроение, 1993. - с. 160, 199, 207). Однако, несмотря на то, что введенные блоки являются стандартными узлами аналоговой и цифровой техники, их введение, а также появление новых функциональных связей между ними и существующими блоками дает возможность проявиться в устройстве новому свойству. А именно: АЦП позволяет уменьшить время преобразования измеряемой величины за счет того, что преобразование выполняется в два этапа. На первом этапе производится "грубое" преобразование с помощью АЦП считывания малой разрядности, благодаря чему сужается область поиска на втором этапе. На втором этапе выполняется оптимальная логическая процедура подбора выходного кода в выделенной области, учитывающей как статистические характеристики сигнала, так и временные характеристики ЦАП (время установления напряжения на входе). Построение оптимальной процедуры подбора кода может быть произведено с помощью методов, известных в теории автоматического контроля и поиска неисправностей (Пашковский Г. С. Задачи оптимального обнаружения и поиска отказов в РЭА/ Под. ред. И.А.Ушакова. -М.: Радио и связь, 1981. - 280 с.). Применение оптимальной процедуры, построенной с учетом статистических характеристик сигнала, возможной области нахождения выходного кода (определенной на первом этапе) и временных характеристик ЦАП (времени установления), позволяет уменьшить время, затрачиваемое на подбор кода, соответствующего входному напряжению, и следовательно, повысить быстродействие АЦП.

Структурная схема АЦП приведена на фиг.1, где 1 - схема сравнения, 2 - цифроаналоговый преобразователь (ЦАП); 3 - триггер; 4 - генератор импульсов; 5 - счетчик; 6 - регистр; 7 - постоянное запоминающее устройство (ПЗУ); 8 - АЦП считывания.

Схема сравнения 1 предназначена для сравнения входного преобразуемого напряжения U_вх и напряжения с выхода ЦАП 2 - U_ЦАП. В случае U_ВХ >U_ЦАП на выходе схемы сравнения 1 появится сигнал, соответствующий логической единице, в противном случае - логическому нулю. В качестве схемы сравнения 1 используется стробируемый компаратор при подаче нулевого уровня на его третий (стробирующий) вход, напряжение на выходе схемы сравнения 1 фиксируется. Это необходимо для того, чтобы исключить изменение сигнала на выходе схемы сравнения 1 при перезаписи информации из ПЗУ 7 в счетчик 5 и регистр 6. Схема сравнения 1 может быть реализована на микросхеме стробируемого компаратора 521 САЗ (Булычев А.Л. Аналоговые интегральные схемы: Справочник / А.Л. Булычев, В. И. Галкин, В.А. Прохоренко. - Мн.: Беларусь, 1994. -С.382-383). ЦАП 2 предназначен для преобразования цифрового кода, подаваемого на его вход, в соответствующий уровень выходного аналогового напряжения. При этом на первые входы (старшие разряды) ЦАП подается код с выхода АЦП считывания, а на вторые входы (младшие разряды) подается код с выхода регистра 6. Триггер 3 предназначен для фиксации начала и конца процесса преобразования. При подаче на его первый вход импульса триггер 3 переходит в единичное состояние и начинается процесс преобразования. По окончании процесса преобразования триггер 3 сбрасывается в нулевое состояние импульсом с выхода генератора импульсов 4 (поступающего на второй вход триггера 3) при поступлении на третий вход триггера 3 нулевого логического уровня с выхода счетчика 5 и единичного сигнала с третьего выхода ПЗУ 7. Генератор импульсов 4 предназначен для синхронизации работы устройства. Он запускается при подаче на его управляющий вход напряжения, соответствующего логической единице, с выхода триггера 3.

Счетчик 5 предназначен для формирования интервала времени, соответствующего времени установления напряжения на выходе ЦАП 2 для текущего кода. Для этого в счетчик 5 записывается некоторое число и переводят его в режим вычитания. При подаче на его первый вход импульсов содержимое его уменьшается. По достижении содержимым счетчика нулевого значения на его выходе устанавливается уровень логического нуля, который сигнализирует об окончании заданного интервала времени. Уровень логического нуля с выхода счетчика 5 поступает на его второй вход и он переходит в режим записи. С приходом положительного фронта на первый вход счетчика 5 в него записывается информация, поданная на его третьи (информационные) входы. При этом на выходе счетчика 5 устанавливается уровень логической единицы, он переходит в режим вычитания и формирования следующего временного отрезка.

В качестве счетчика 5 может быть использована микросхема 555ИЕ17 в вычитающем режиме. При этом необходимо выход переноса (Р) соединить с входом (L) (Аванесян Г.Р., Левшин В.П. Интегральные микросхемы ТТЛ, ТТЛШ: Справочник. - М.: Машиностроение, 1993. - с. 199). Пусть для данного кода К_i (поданного на вход ЦАП) время установления выходного напряжения ЦАП составляет Т_i, а период импульсов, поступающих с генератора 4, составляет t. Тогда для формирования временного интервала T_i в счетчик необходимо записать код, равный N_СЧi = T_i/t. При описании работы устройства будем считать, что величина задержки пропорциональна разнице между предыдущим кодом и следующим (задержка установления напряжения на выходе ЦАП 2) плюс один импульс на время срабатывания схемы сравнения 1. Например, если после кода 8 (1000) на вход ЦАП 2 подается код 6 (0110), то в счетчик 5 необходимо записать число 3 (3=8-6+1).

Регистр 6 предназначен для хранения младших разрядов текущего значения выходного кода. При подаче импульса на первый вход регистра 6 в его старший разряд записывается единица, а остальные разряды обнуляются. По положительному фронту импульса, поданного на второй вход регистра 6, в него записывается информация, поданная на его третьи входы с первых выходов ПЗУ 7.

ПЗУ 7 предназначено для хранения цифровых кодов, используемых в процессе выполнения процедуры подбора выходного кода, соответствующего входному аналоговому напряжению U_ВХ. В ПЗУ 7 также хранятся значения задержек для всех используемых кодов (соответствующих времени установления напряжения на выходе ЦАП 2).

АЦП считывания 8 предназначен для предварительного "грубого" преобразования входного аналогового напряжения, чтобы уменьшить область поиска на втором этапе подбора кода. При этом используется АЦП считывания небольшой разрядности, обладающий невысокой сложностью и стоимостью.

Задача построения оптимальной процедуры подбора кода в процессе аналого-цифрового преобразования соответствует известной задаче построения оптимальных программ диагностирования, т.е. поиску в объекте контроля единственного неисправного элемента (Пашковский Г.С. Задачи оптимального обнаружения и поиска отказов в РЭА/ Под.ред. И.А. Ушакова. -М.: Радио и связь, 1981. -с. 50-84). В данном случае необходимо найти единственное значение кода, наиболее соответствующее входному преобразуемому напряжению. Допустим разрядность АЦП (предлагаемого устройства) равна 6, причем с помощью АЦП считывания 8 формируются два старших разряда устройства. Пусть на первом этапе (с помощью АЦП считывания) определено, что выходной код, соответствующий входному напряжению, находится в диапазоне от 16 до 31 (т.е. код на выходе АЦП считывания 8 равен 01). Тогда оптимальная процедура подбора кода может иметь вид, показанный на фиг.2.

В соответствии с фиг. 2 первым должен быть проверен код, равный 24, или в двоичной форме - 01 1000 (старшие два разряда, формируемые с помощью АЦП считывания, отделены пробелом). Если напряжение на выходе ЦАП 2 будет больше входного напряжения (U_ВХ<U), то следующим должен быть проверен код 22 (01 0110) - переход производится по левой ветви графа, выходящей из первой вершины и помеченной цифрой 0. Если напряжение на выходе ЦАП 2 будет меньше входного напряжения (U_ВХ >U_ЦАП), то следующим должен быть проверен код 26 (01 1010) - переход производится по правой ветви графа, выходящей из первой вершины и помеченной цифрой 1. При достижении висячей вершины или вершины, у которой отсутствует левая или правая ветвь, процесс подбора кода заканчивается. При этом в качестве результата преобразования берется код, указанный на фиг. 2 в прямоугольнике (к которому подходят стрелки). В прямоугольниках справа от вершин графа указана задержка для данного кода. Заметим, что некоторые коды, например 24, 22, 26, могут быть получены за меньшее число шагов, чем значения некоторых других кодов, например 16, 17, 30, 31. Т.е. существует возможность строить процедуру подбора кода таким образом, чтобы коды, вероятность появления которых выше, находились за меньшее число шагов.

Содержимое области ПЗУ 7 для этой процедуры подбора кода приведено в табл. 1. Процедура подбора кода записана в ПЗУ 7 в виде последовательности слов. Адреса слов приведены во втором столбце "Адрес". Значение адреса приведено как в десятичной форме, так и в двоичной (в скобках). Адрес состоит из трех частей. В двоичном представлении адреса в табл.1 отдельные части отделены пробелами. Два старших разряда адреса поступают с выхода АЦП считывания 8 и для данной процедуры подбора кода они имеют одно и то же значение - 01. Средняя часть адреса (1 бит) формируется сигналом с выхода схемы сравнения 1. Младшая часть адреса определяется кодом, поступающим с выхода регистра 6.

Каждое слово, хранящееся в ПЗУ 7, имеет три поля. Первое поле "Код" содержит младшие разряды текущего кода, используемого на данном шаге подбора выходного кода (в таблице приведено десятичное значение этого кода и в скобках - его двоичное представление). Поле "Задержка" содержит число, пропорциональное времени установления ЦАП 2 и срабатывания схемы сравнения 1 для соответствующего кода из поля "Код" (в данном случае принято, что это время равно разности между текущим кодом и предыдущим плюс единица на срабатывание схемы сравнения 1). Поле "Признак окончания" определяет момент времени окончания процедуры подбора кода. Выполнение процедуры подбора кода заканчивается, если это поле будет содержать единицу.

В последнем столбце табл.1 приведены текущие значения кода, используемые в процессе подбора выходного кода. Каждый код состоит из двух частей, они отделены друг от друга пробелами. Старшие два разряда формируются с помощью АЦП считывания, а младшие четыре разряда хранятся в регистре 6.

Рассмотрим работу устройства при следующих исходных данных. Разрядность АЦП - 6. Разрядность АЦП считывания 8 равна двум. Диапазон входного напряжения составляет 10 V. Для 6-ти разрядного АЦП в этом случае ступень квантования равна U=10V/2⁶=10V/64=0,15625V. Это означает, что при подаче на вход ЦАП 2 кода, например, равного 24, на его выходе будет напряжение U_ЦАП = 240,15625=3,75V. Предположим, что на вход АЦП подано напряжение U_ВХ=3,2V.

В исходном состоянии триггер 3 находится в нулевом состоянии. Для запуска очередного цикла аналого-цифрового преобразования на второй вход устройства "Пуск" подают кратковременный импульс, который поступает на первый вход регистра 6, и в его старший разряд записывается единица, а остальные разряды обнуляются. В данном случае, поскольку разрядность регистра 6 равна четырем, в него будет записан код 1000.

Импульс запуска со второго входа устройства "Пуск" также поступит на первый вход триггера 3, под воздействием которого триггер 3 перейдет в единичное состояние. На выходе триггера 3 установится уровень логической единицы, который поступит на второй выход устройства, сигнализируя о начале очередного цикла преобразования.

Положительный перепад напряжения с выхода триггера 3 поступит также на второй вход АЦП считывания 8, благодаря чему на его выходе зафиксируется код, соответствующий входному напряжению, поданному на первый вход АЦП считывания 8. Это соответствует первому этапу преобразования: с помощью АЦП считывания 8 малой разрядности осуществляется "грубое" преобразование и находятся два старших разряда выходного кода, в данном случае они равны 01 (коду 01 0000 соответствует напряжение 160,15625=2,5V, коду 01 1111 соответствует напряжение 310,15625=4,84 V, а по принятому выше предположению на вход АЦП подано напряжение U_ВХ=3,2V).

При этом на вход ЦАП 2 будет подан код числа 24 (01 1000): два разряда с выхода АЦП считывания 8 - 01 и четыре разряда с выхода регистра 6 - 1000 (как было сказано ранее, старший разряд регистра 6 устанавливается в единицу, а остальные обнуляются). На выходе ЦАП 2 установится напряжение U_ЦАП = 240,15625=3,75 V. Это напряжение поступит на второй вход схемы сравнения 1, на первый вход которой подано входное преобразуемое напряжение (для примера принято U_ВХ= 3,2V). Поскольку U_bx<U, на выходе схемы сравнения появится уровень, соответствующий логическому нулю.

Единичный сигнал с выхода триггера 3 поступит также на управляющий вход генератора импульсов 4, который начнет генерировать прямоугольные импульсы. Импульсы с выхода генератора импульсов 4 начнут поступать на первый вход счетчика 5. Содержимое счетчика 5 первоначально должно быть равным 1 (при включении устройства, это обеспечивается специальными схемами предварительной установки, на фиг.1 не показанными). Поскольку содержимое счетчика 5 отлично от нуля, сигнал логической единицы с его выхода поступает на его второй вход, т.е. для счетчика 5 установлен режим вычитания. После поступления одного импульса на первый вход счетчика 5 его содержимое станет равным нулю. В течение этого времени переходные процессы в схеме сравнения 1 закончатся. Нулевой уровень с выхода счетчика 5 поступит на третий (стробирующий) вход схемы сравнения 1, фиксируя значение сигнала на его выходе с тем, чтобы исключить его изменение при перезаписи информации из ПЗУ 7 в регистр 6 и счетчик 5.

При этом на адресных входах ПЗУ 7 будет сформирован код 40 (01 0 1000). Соответственно на первых выходах ПЗУ 7 появится код числа 6 (0110), на вторых выходах - код числа 3 (0011) и на третьем выходе - нулевой уровень (9-я строка табл.1). Поскольку при обнулении счетчика 5 он переходит в режим записи, с приходом очередного импульса с первого выхода генератора импульсов 4 на первый вход счетчика в него будет записан код числа 3 (0011) со вторых выходов ПЗУ 7. Содержимое счетчика 5 станет отличным от нуля и на его выходе сформируется положительный перепад напряжения, по которому в регистр 6 будет записан код числа 6 с первых выходов ПЗУ 7. На фиг.2 это соответствует переходу от кода 24 к коду 22 (01 0110) при U_ВХ <U.

На входе ЦАП 2 будет код числа 22 (01 0110), соответственно, на выходе ЦАП установится напряжение U_ЦАП=220,15625=3,4375V и, поскольку U_ВХ<U, на выходе схемы сравнения 1 установится уровень логического нуля. На адресных входах ПЗУ 7 установится код числа 38 (01 0 0110) и на первых выходах ПЗУ 7 появится код 4 (0100), а на вторых выходах - код 3 (0011) (7-я строка в табл. 1). После обнуления счетчика 5 код 4 (0100) будет записан в регистр 6, а содержимое счетчика 5 станет равным 3 (0011).

На входе ЦАП 2 будет код числа 20 (01 0100), соответственно, на выходе ЦАП установится напряжение U_ЦАП = 200,15625=3,125 V. Поскольку в данном случае U_ВХ>U_ЦАП, на выходе схемы сравнения 1 установится уровень логической единицы. На адресных входах ПЗУ 7 установится код числа 52 (01 1 0100) и на первых выходах ПЗУ 7 появится код 5 (0101), а на вторых выходах - код 2 (0010) (21-я строка в табл. 1). После обнуления счетчика 5 код 5 (0101) будет записан в регистр 6, а содержимое счетчика 5 станет равным 1 (0001).

Теперь на входе ЦАП 2 будет код числа 21 (01 0101), соответственно, на выходе ЦАП при этом появится напряжение _ЦАП=210,15625=3,28125V. Поскольку в данном случае U_ВХ<U, на выходе схемы сравнения 1 установится уровень логического нуля. На адресных входах ПЗУ 7 установится код числа 37 (01 0 0101) и на первых выходах ПЗУ 7 появится код 4 (0100), а на вторых выходах код 1 (0001) (6-я строка в табл. 1). После обнуления счетчика 5 код 4 (0100) будет записан в регистр 6, а содержимое счетчика 5 станет равным 1 (0001).

При этом на третьем выходе ПЗУ 3 установится уровень логической единицы (6-я строка в табл. 1, столбец "Признак окончания"), который поступит на четвертый вход триггера 3, на третьем входе которого будет уровень логического нуля с выхода счетчика 5. С приходом импульса с выхода генератора импульсов 4 триггер 3 перейдет в нулевое состояние. На выходе триггера 3 установится нулевой логический уровень, который поступит на второй выход устройства, сигнализируя об окончании очередного цикла аналого-цифрового преобразования. На первых выходах устройства установится окончательный выходной код числа 20 (01 0100). Нулевой уровень с выхода триггера 3 также приостановит работу генератора импульсов 4. При этом содержимое счетчика 5 будет равно 1 (0001), т. е. устройство будет подготовлено к следующему циклу аналого-цифрового преобразования.

Таким образом, в предложенном АЦП на первом этапе производится "грубое" преобразование с помощью АЦП считывания (имеющего высокое быстродействие), что позволяет уменьшить число анализируемых кодов на втором этапе подбора кода. При использовании двухразрядного АЦП считывания количество анализируемых кодов на втором этапе уменьшается в 2² = 4 раза. Соответственно, не менее чем в 4 раза уменьшается время преобразования. Кроме того, в предложенном АЦП учитывается время установления напряжения на выходе ЦАП. Предложенное устройство позволяет также для каждой области кодов (выделяемых на первом этапе) задавать свою процедуру подбора кодов, эта область в ПЗУ адресуется кодом с выхода АЦП считывания 8, поступающим на старшие адресные разряды ПЗУ 7.