демодулятор сигналов с частотной модуляцией

Формула изобретения

Демодулятор сигналов с частотной модуляцией, содержащий первую и вторую линии задержки, входы которых подключены к первым входам соответственно первого и второго перемножителей, а также ко вторым входам соответственно четвертого и третьего перемножителей, выходы которых подключены соответственно ко второму и первому входам первого вычитателя, выходы первой и второй линий задержки подключены к первым входам соответственно третьего и четвертого перемножителей, и ко вторым входам соответственно первого и второго перемножителей, выходы которых подключены ко входам сумматора, отличающийся тем, что он содержит дополнительно пятый и шестой перемножители, первые входы которых подключены к выходам соответственно первого вычитателя и сумматора, вторые входы являются соответственно первым и вторым управляющими входами демодулятора, а выходы подключены соответственно к первому и второму входам вычитателя, выход которого является выходом демодулятора, вход первой линии задержки через фазовращатель на 90^o подключен ко входу второй линии задержки и является входом демодулятора.

Описание изобретения к патенту

Изобретение относится к радиотехнике и может быть использовано в аппаратуре систем передачи информации с частотной модуляцией (ЧМ), в частности в системах связи с псевдослучайной перестройкой рабочей частоты (ППРЧ).

Известен демодулятор ЧМ сигналов, содержащий первый и второй перемножители, соединенные первые входы которых являются входом устройства, выходы которых подключены к входам, соответственно, первого и второго фильтров нижних частот (ФНЧ), вторые входы первого и второго перемножителей являются, соответственно, первым и вторым входами опорного сигнала, выход первого ФНЧ подключен к первому входу четвертого перемножителя и, через дифференциатор, ко второму входу третьего перемножителя, выход второго ФНЧ подключен к первому входу третьего перемножителя и, через дифференциатор, ко второму входу четвертого перемножителя, выходы третьего и четвертого перемножителей подключены, соответственно, к первому и второму входам вычитателя, выход которого является выходом устройства (см. Gardner F. M. Properties of Frequency Difference Detectors. IEEE Transactions on Communications. 1985. - Vol. 33, 2, p. 131-135) [1].

Недостатком известного устройства является большое время настройки демодулятора на рабочую частоту. В системах связи, с быстрым изменением частоты сигнала, например в системах с псевдослучайной перестройкой рабочей частоты (ППРЧ), требуется быстрое изменение частоты настройки демодулятора. Перестройка частоты в известном устройстве осуществляется изменением частоты опорного сигнала, подаваемого на вторые входы перемножителей. Таким образом, время перестройки частоты складывается из времени установления частоты в синтезаторе опорного сигнала и задержки сигнала в первом и втором ФНЧ, которая обратно пропорциональна полосе фильтров. В системах с быстрой перестройкой частоты это время может быть недопустимо велико, что приводит к снижению помехоустойчивости системы связи.

Известен также демодулятор ЧМ сигналов, содержащий первую и вторую линии задержки, входы которых подключены к первым входам, соответственно, первого и второго перемножителей, а выходы подключены ко вторым входам, соответственно, второго и первого перемножителей, выходы которых подключены ко входам вычитателя, выход которого является выходом устройства (см. Alberty Т., Hespelt V. A New Pattern Jitter Free Frequency Error Detector. IEEE Transactions on Communications. 1989.- Vol. 37, 2, p. 159-163) [2].

Данное устройство имеет те же недостатки, что и описанное выше устройство.

Из известных технических решений наиболее близким по технической сущности к патентуемому устройству (прототипом), является демодулятор сигналов с частотной модуляцией, содержащий первую и вторую линии задержки, входы которых подключены к первым входам, соответственно, первого и второго перемножителей, а также ко вторым входам, соответственно, четвертого и третьего перемножителей, выходы которых подключены, соответственно, ко второму и первому входам первого вычитателя, выходы первой и второй линий задержки подключены к первым входам, соответственно, третьего и четвертого перемножителей, и ко вторым входам, соответственно, первого и второго перемножителей, выходы которых подключены ко входам сумматора (см. Natali F. D. AFC Tracking Algorithms. IEEE Transactions on Communications. 1984. - Vol. Com-32, 8, p. 935-947) [3].

Недостатком прототипа является большое время настройки демодулятора на рабочую частоту. В системах связи с быстрым изменением частоты сигнала, например в системах с псевдослучайной перестройкой рабочей частоты (ППРЧ), требуется быстрое изменение частоты настройки демодулятора. Перестройка частоты в известном устройстве осуществляется изменением частоты опорного сигнала, подаваемого на вторые входы перемножителей. Таким образом, время перестройки частоты складывается из времени установления частоты в синтезаторе опорного сигнала и задержки сигнала в ФНЧ (интеграторах со сбросом), которая обратно пропорциональна полосе фильтров. В системах с быстрой перестройкой частоты это время может быть недопустимо велико, что приводит к снижению помехоустойчивости системы связи.

Технический результат - уменьшение времени настройки на рабочую частоту достигается выполнением следующих операций над сигналом:

- формируют периодический сигнал, пропорциональный синусу входной частоты;

- формируют периодический сигнал, пропорциональный косинусу входной частоты;

- сигнал, пропорциональный синусу входной частоты умножают на коэффициент K₁, который устанавливается на первом управляющем входе демодулятора и вычисляется по формуле K₁=cos(2f_nT), где f_n - требуемая частота настройки демодулятора, Т - время задержки сигнала в линии задержки;

- сигнал, пропорциональный косинусу входной частоты, умножают на коэффициент К₂, который устанавливается на первом управляющем входе демодулятора и вычисляется по формуле К₂=sin(2f_nT);

- при вычитании полученных сигналов формируется дискриминационная характеристика с центром на частоте f_n.

Перестройка частоты настройки демодулятора осуществляется изменением коэффициентов K₁ и К₂. Поскольку перемножители и сумматор являются безынерционными элементами, то изменение частоты настройки демодулятора происходит практически мгновенно после изменения коэффициентов K₁ и К₂.

Это достигается тем, что демодулятор содержит первую и вторую линии задержки, входы которых подключены к первым входам, соответственно, первого и второго перемножителей, а также ко вторым входам, соответственно, четвертого и третьего перемножителей, выходы которых подключены, соответственно, ко второму и первому входам первого вычитателя, выходы первой и второй линий задержки подключены к первым входам, соответственно, третьего и четвертого перемножителей, и ко вторым входам, соответственно, первого и второго перемножителей, выходы которых подключены ко входам сумматора.

Согласно изобретению, в него введены пятый и шестой перемножители, первые входы которых подключены к выходам, соответственно, первого вычитателя и сумматора, вторые входы являются, соответственно, первым и вторым управляющими входами демодулятора, а выходы подключены, соответственно, к первому и второму входам вычитателя, выход которого является выходом демодулятора, вход первой линии задержки через фазовращатель на 90^o подключен ко входу второй линии задержки и является входом демодулятора.

На фиг.1 приведена функциональная схема демодулятора сигналов с частотной модуляцией.

Демодулятор сигналов с частотной модуляцией содержит первую и вторую линии задержки 1 и 2, первый - шестой перемножители 3-6, 10, 11, первый и второй вычитатели 7 и 12, сумматор 8 и фазовращатель 9 на 90^o.

Демодулятор работает следующим образом.

На вход демодулятора поступает ЧМ сигнал вида:

S₁(t) = Acos(₀t+_mt),

где А=const - амплитуда сигнала;

₀ - несущая (центральная) частота сигнала;

_m = _m(t) - частота модуляции, несущая информацию о передаваемом сообщении.

На выходе фазовращателя 9 на 90^o формируется сигнал:

S₂(t) = Asin(₀t+_mt).

Сигналы S_1D(t) и S_2D(t) на выходах линий задержки 1 и 2 имеют вид, соответственно:

S_1D(t) = Acos[₀(t-T)+_m(t-T)],

S_2D(t) = Asin[₀(t-T)+_m(t-T)],

где Т - время задержки сигнала.

На выходах перемножителей 3-6 формируются следующие сигналы:









Сигналы S₇(t) и S₈(t) на выходах вычитателя 7 и сумматора 8, соответственно, получаем, выполняя простые тригонометрические преобразования, в виде:

S₇(t) = S₅(t)-S₆(t) = A²sin(₀T+_mT),

S₈(t) = S₃(t)-S₄(t) = A²cos(₀T+_mT).

Полученные сигналы S₇(t) и S₈(t) подаются на перемножители 10 и 11, соответственно, где умножаются на коэффициенты K₁ и К₂. Эти коэффициенты поступают на первый и второй управляющие входы демодулятора и вычисляются по формулам

K₁=cos(2f_nT),

К₂=sin(2f_nT),

где f_n - требуемая центральная частота настройки демодулятора.

В результате, на выходах перемножителей 10 и 11 получаем сигналы S₁₀(t) S₁₁(t), соответственно:

S₁₀(t) = S₇(t)k₁ = A²sin(₀T+_mT)cos(2f_nT),

S₁₁(t) = S₈(t)k₂ = A²cos(₀T+_mT)sin(2f_nT).

Сигналы S₁₀(t) и S₁₁(t) поступают на вычитатель 12, на выходе которого формируется выходной сигнал демодулятора вида:

S₁₂(t) = S₁₀(t)-S₁₁(t) = A²sin(₀-2f_n+_m)T.

При точной настройки на сигнал должно выполняться условие f_n = ₀/2, при этом последнее выражение преобразуется к виду:

S₁₂(t) = A²sin(_mT).

Отсюда видно, что при _m1/T сигнал на выходе демодулятора пропорционален модулирующему параметру _m. Величина задержки сигнала Т определяет ширину линейного участка характеристики демодулятора.

Как видно из приведенных выражений, частота настройки демодулятора определяется только значениями коэффициентов K₁ и K₂, следовательно, частота настройки изменяется практически мгновенно, поскольку перемножители и вычитатель являются безынерционными элементами.

При аналоговой реализации демодулятора коэффициенты K₁ и K₂ могут быть получены с помощью скоростных ЦАП или быстродействующих аналоговых ключей. В случае цифровой реализации требуемый для работы набор коэффициентов может храниться в виде таблицы в ПЗУ или ОЗУ.

Источники информации

1. Gardner F. M. Properties of Frequency Difference Detectors. IEEE Transactions on Communications. 1985.- Vol. 33, 2, p. 131-135.

2. Alberty Т., Hespelt V. A New Pattern Jitter Free Frequency Error Detector. IEEE Transactions on Communications. 1989. - Vol. 37, 2, p. 159-163.

3. Natali F. D. AFC Tracking Algorithms. IEEE Transactions on Communications. 1984. - Vol. Com-32, 8, p. 935-947. - прототип.